ST will mithilfe der Leistungs-GaN-on-Si-Technologie effiziente Hochleistungs-Anwendungen adressieren. Dabei handelt es sich etwa um On-Board-Ladegeräte für Hybrid- und Elektrofahrzeuge, kabellose Ladesysteme und Server. Die Zusammenarbeit mit CEA-Leti zielt vorrangig auf die Entwicklung und Qualifikation fortschrittlicher Architekturen für GaN-on-Si-Dioden- und -Transistoren auf 200-mm-Wafern. Dieser Markt soll laut Schätzungen des Marktforschungsunternehmens IHS-Markit zwischen 2019 und 2024 um durchschnittlich mehr als 20 Prozent pro Jahr wachsen.

GaN-on-Silicon

Die Testreihen zur GaN-on-Silicon-Technologie finden im Nanoelec Research Technological Institute (IRT) in Grenoble statt. Screenshot; Nanoelec Research Technological Institute

Im Rahmen des auf Mikro- und Nanoelektronik spezialisierten Forschungsinstituts IRT Nanoelec entwickeln ST und CEA-Leti die Prozesstechnologie auf der 200-mm-F&E-Linie von CEA-Leti und gehen davon aus, im Jahr 2019 validierte Entwicklungsmuster fertig zu haben. Parallel dazu will ST bis 2020 in seiner Front-End-Waferfertigung in Tours (Frankreich) eine vollständig qualifizierte Fertigungslinie mit GaN/Si-Hetero-Epitaxie für die Pilotfertigung aufbauen. Angesichts der Eignung der GaN-on-Si-Technologie für Leistungsanwendungen wollen die Kooperationspartner zudem ausloten, mit welchen Techniken sich die Gehäuse der Bausteine zur Herstellung von Power-Modulen mit hoher Leistungsdichte verbessern lassen.