Industrierobotik- und Werkzeugmaschinenanwendungen erfordern die präzise, koordinierte Bewegung mehrerer Achsen im Raum, um die jeweilige Aufgabe zu erledigen. Roboter haben normalerweise sechs Bewegungsachsen, die koordiniert gesteuert werden müssen. Bewegt sich der Roboter entlang einer Schiene, sind sieben Achsen vorhanden.

Eckdaten

Roboter in der Automatisierung haben heute mehrere Bewegungsachsen, je nach Anwendung sind das zwischen 5 und 12. Diese Achsen enthalten meist Komponenten wie Motor, Servoantrieb, Getriebe und mehr. Für einen räumlichen Bewegungsablauf muss die Maschinensteuerung individuelle Positionsreferenzen zyklisch an ein Netzwerk kommunizieren. Hierbei ist die Latenz von großer Bedeutung. Mit PHY-Bauteilen lassen sich diese Latenzen niedrig halten. Analog Devices erklärt, wie das mit den ADIN-ICs möglich ist.

Bei der CNC-Bearbeitung ist eine fünfachsige Koordination üblich. Auch gibt es Anwendungen mit bis zu 12 Achsen, über die sich Werkzeuge und Werkstücke im Raum relativ zueinander bewegen lassen. Jede Achse enthält einen Servoantrieb, einen Motor und manchmal ein Getriebe zwischen Motor und Achsgelenk oder Endeffektor.

Das Robotersystem wird über ein Industrial-Ethernet-Netzwerk miteinander verbunden, normalerweise in einer Linientopologie (Bild 1). Eine Maschinensteuerung wandelt den erforderlichen räumlichen Bewegungsablauf in individuelle Positionsreferenzen für jede Servoachse um, die zyklisch über das Netzwerk kommuniziert werden.

Der Regelzyklus

Die Anwendungen laufen mit einer definierten Zykluszeit, die normalerweise dem Steuerungs-/Pulsbreitenmodulations-Schaltzyklus des betreffenden Servomotorantriebs oder einem Vielfachen davon entspricht. Die Latenz bei der Ende-zu-Ende-Übertragung über das Netzwerk ist dabei von großer Bedeutung und gilt als Schlüsselparameter (Bild 2). Innerhalb jeder Zyklusperiode muss das System die neue Positionsreferenz und andere relevante Informationen von der Maschinensteuerung an jeden Knoten in Bild 1 übertragen. Dann muss innerhalb des PWM-Zyklus genügend Zeit für jeden Knoten verbleiben, um die Berechnung des Servoregelungsalgorithmus mit der neuen Positionsreferenz sowie aller neuen Sensordaten zu aktualisieren. Jeder Knoten aktualisiert dann den neuen PWM-Vektor im Servoantrieb zum gleichen Zeitpunkt über einen verteilten Taktmechanismus abhängig vom jeweiligen Industrial-Ethernet-Protokoll. Abhängig von der Regelungsarchitektur lässt sich ein Teil des Regelkreis-Algorithmus in die SPS implementieren, allerdings ist hierfür ausreichend Zeit erforderlich, da alle relevanten Sensorinformationen über das Netzwerk aktualisiert werden müssen.

Verzögerungen bei der Datenübertragung

Bild 1. Netzwerktopologie einer mehrachsigen Maschine.

Bild 1: Netzwerktopologie einer mehrachsigen Maschine. Analog Devices

Unter der Annahme, dass der einzige Datenverkehr im Netzwerk die zyklischen Daten sind, die sich zwischen der Maschinensteuerung und den Servoknoten bewegen, wird die Netzwerklatenz (TNW) durch die Anzahl der Netzwerk-Hops zum entferntesten Knoten, die Netzwerkdatenrate und die Verzögerungen in jedem Knoten bestimmt. Bei Robotik- und Werkzeugmaschinenanwendungen ist die Laufzeitverzögerung des Signals über die Leitung vernachlässigbar, da die Leitungen normalerweise relativ kurz sind.

Die dominierende Verzögerung ist die Bandbreitenverzögerung und somit die Zeit, die erforderlich ist, um die Daten auf die Leitung zu bringen. Für einen Ethernet-Frame minimaler Größe ist die Bandbreitenverzögerung in Bild 3 für Bitraten von 100 Mbit/s und 1 Gbit/s dargestellt. Dies ist einfach die Paketgröße geteilt durch die Datenrate.

Eine typische Nutzdatenlast für ein mehrachsiges System von der Steuerung zum Servo würde aus einem 4 Byte großen Geschwindigkeits-/Positionssollwertupdate und einer 1 Byte großen Steuerwortaktualisierung für jeden Servo bestehen, was bei einem sechsachsigen Roboter 30 Byte Nutzdaten bedeutet. Einige Anwendungen brauchen zur Aktualisierung mehr Daten oder haben mehr Achsen, weshalb es möglich ist, das Datenpakete größer sind als die Mindestgröße.

Abgesehen von der Bandbreitenverzögerung entstehen die anderen Verzögerungselemente dadurch, dass die Ethernet-Frame-PHYs sowie der 2-Port-Switch jede Servo-Netzwerkschnittstelle durchlaufen müssen. Diese Verzögerungen sind in Bild 4 und Bild 5 dargestellt, die den Verarbeitungsablauf des Frames durch die PHY in die MAC-Adresse (1-2) durch die Zieladressanalyse, bei der nur der Präambel- und der Zielteil des Frames durchgetaktet werden müssen. Pfad 2-3a stellt die Extraktion der Nutzdaten für den aktuellen Knoten dar, während Pfad 2-3b den weiteren Verlauf des Frames zu den Zielknoten zeigt.

Bild 2. PWM-Zyklus und Netzwerkübertragungszeit.

Bild 2. PWM-Zyklus und Netzwerkübertragungszeit. Analog Devices

Bild 4a zeigt, dass das System in Abschnitt 2-3a nur Nutzdaten an die Anwendung übergibt und dabei einen Großteil der Frames (Bild 4) überträgt. Dies ist ein Hinweis auf kleine Unterschiede, die zwischen Ethernet-Protokollen auftreten können. Pfad 3b-4 repräsentiert die ausgehende Übertragung des Frames durch die Übertragungswarteschlange, durch die PHY und wieder auf die Leitung. Dieser Pfad existiert nicht auf einem Linienendknoten. Hier wird von einer Cut-Through- und nicht von einer Store-and-Forward-Paketvermittlung ausgegangen, die eine viel höhere Latenzzeit hat, da das System die gesamten Frames vor der Weiterleitung im Switch zwischenspeichert.

Die Verzögerungselemente des Frames sind auch in Bild 5 auf einer Zeitachse dargestellt, wobei die gesamte Frame-Übertragungszeit durch einen Achsenknoten gezeigt ist. TBW repräsentiert die Bandbreitenverzögerung. TL1_node stellt die Latenz des Frames durch einen einzelnen Knoten dar.

Neben Verzögerungen im Zusammenhang mit der physikalischen Übertragung der Bits über die Leitung und dem Eintakten von Adressbits für die Analyse der Zieladresse sind die Latenzen von PHY- und Switch-Komponenten weitere Faktoren, die sich auf die Übertragungsverzögerungen im System auswirken. Mit steigenden Bitraten auf der Leitung und zunehmender Knotenanzahl gewinnen diese Latenzen bei den gesamten Ende-zu-Ende-Übertragungsverzögerungen an Bedeutung.

Lösungen mit geringer Latenz

Bild 3: Bandbreitenverzögerung eines Ethernet-Frames mit Mindestlänge.

Bild 3: Bandbreitenverzögerung eines Ethernet-Frames mit Mindestlänge. Analog Devices

Analog Devices (ADI) hat vor kurzem zwei neue Industrial-Ethernet-PHY-Bauteile auf den Markt gebracht, die für den zuverlässigen Betrieb in rauen Industrieumgebungen über einen erweiterten Umgebungstemperaturbereich von bis zu 105 °C ausgelegt sind und branchenweit führende Spezifikationen hinsichtlich Leistungsaufnahme und Latenz aufweisen. Der Halbleiterhersteller entwickelte die Bauteile ADIN1300 und ADIN1200, um die hier beschriebenen Herausforderungen zu adressieren. Sie sind eine gute Wahl für industrielle Anwendungen. Mit dem Echtzeit-Industrial-Ethernet-Switch fido5000 ermöglicht Analog Devices die Entwicklung von Lösungen für deterministische, zeitkritische Anwendungen. Die durch die PHY und den Switch eingeführten Latenzen sind in Tabelle 1 aufgeführt. Analog Devices geht dabei davon aus, dass die Empfangspufferanalyse zieladressenbasiert ist und ein Netzwerk mit 100 Mbit/s vorhanden ist.

Formel 1

Formel 1 Analog Devices

Fasst ein Entwickler beispielsweise diese Verzögerungen bis zu einem siebenachsigen Leitungsnetz zusammen und taktet die vollen Nutzdaten in den Endknoten (3a in Bild 4), ergibt sich eine Gesamtübertragungsverzögerung wie in Formel 1 dargestellt.

Darin repräsentieren die 58 × 80 ns die verbleibenden Nutzdaten von 58 Byte nach dem Lesen der Präambel- und Zieladressenbytes. Die Berechnung geht davon aus, dass im Netz kein anderer Datenverkehr vorhanden ist oder dass das Netz so verwaltet wird, dass ein vorrangiger Zugang (Priority Access) für zeitkritischen Datenverkehr möglich ist. Es ist auch in gewisser Weise protokollabhängig, wobei leichte Abweichungen in der Berechnung je nach Industrial-Ethernet-Protokoll entstehen.

Bezogen auf Bild 2 kann in einem Maschinensystem mit Zykluszeiten von 50 bis 100 µs die Frame-Übertragung zum entferntesten Knoten fast bis zu 50 Prozent des Zyklus in Anspruch nehmen. Dadurch verringert sich die verfügbare Zeit für die Aktualisierung der Berechnungen der Motorsteuerungs- und Bewegungssteuerungsalgorithmen für den nächsten Zyklus. Die Minimierung dieser Übertragungszeit ist wichtig für die Optimierung der Systemleistung, da sie längere und komplexere Steuerungsberechnungen ermöglicht.

Da die mit den Daten auf der Leitung verbundenen Verzögerungen fest und mit der Bitrate verbunden sind, sind Komponenten mit geringer Latenz, wie zum Beispiel das PHY-Bauteil ADIN1200 und der Embedded Switch fido5000, der Schlüssel zur Leistungsoptimierung, insbesondere bei steigender Knotenzahl und sinkenden Zykluszeiten.

Der Übergang auf Gigabit-Ethernet verringert die Auswirkungen der Bandbreitenverzögerung enorm, erhöht jedoch den Anteil der Gesamtlatenz, die durch den Switch und die PHY-Bauteile eingeführt wird. Zum Beispiel wird eine 12-Achsen-CNC-Maschine in einem Gigabit-Netzwerk eine Netzwerkübertragungsverzögerung von etwa 7,5 µs haben. Der Anteil der Bandbreitenverzögerung ist vernachlässigbar und es macht kaum einen Unterschied, ob mit minimalen oder maximalen Ethernet-Frame-Größen gearbeitet wird.

Bild 4. Frame-Latenzen: (a) Zwei-Port-Knoten-Frame-Latenzen und (b) Leitungsendknoten.

Bild 4. Frame-Latenzen: (a) Zwei-Port-Knoten-Frame-Latenzen und (b) Leitungsendknoten. Analog Devices

Die Netzwerkverzögerung verteilt sich ungefähr zu gleichen Teilen auf die PHY-Bauteile und die Switches. Dies unterstreicht die Bedeutung der Minimierung der Latenzzeit in diesen Elementen, da sich industrielle Systeme in Richtung Gigabit-Geschwindigkeiten entwickeln, die Zykluszeiten der Steuerung sich verringern und die Zahl der Knoten mit zusätzlich an Ethernet angeschlossenen Sensoren im Steuerungsnetzwerk und flacheren Netzwerktopologien zunimmt.

Schlussbemerkung

Bild 5. Timeline der Frame-Übertragung.

Bild 5: Timeline der Frame-Übertragung. Analog Devices

Hochleistungsfähige, mehrachsige, synchronisierte Bewegungsanwendungen müssen ein präzises, deterministisches und zeitkritisches Steuerungstiming aufweisen. Außerdem muss die Ende-zu-Ende-Latenzzeit minimiert werden, da die Steuerungszykluszeiten kürzer werden und die Komplexität der Steuerungsalgorithmen zunimmt. PHY-Bauteile mit niedriger Latenz und Embedded Cut Through Switches sind wichtige Elemente bei der Optimierung dieser Systeme. Um die in diesem Artikel beschriebenen Herausforderungen zu adressieren, hat Analog Devices die zwei robusten Industrial Ethernet PHY-Bauteile ADIN1300 (10 Gb/100 Gb/1.000 Gb) und ADIN1200 (10 Gb/100 Gb) auf den Markt gebracht.

Tabelle 1: Übersicht der PHY- und Switch-Latenzen.

Tabelle 1: Übersicht der PHY- und Switch-Latenzen. Analog Devices