Der Chip für das Navi von morgen
Der TESEO II ist für die nächste Generation von Navigationsgeräten konzipiert, die drei GNSS-Systeme gleichzeitig unterstützen und durch seinen hohen Integrationsgrad das Leiterplatten-Design speziell für den HF-Teil vereinfachen. Die 55-nm-CMOS-Technologie wird einerseits die Chipgröße sehr klein halten und andererseits die Leistungsaufnahme auf ein für portable Applikationen geeignetes Niveau beschränken. Auf hohem Niveau soll sich hier nur eines bewegen: die Performance.
Mitte der 1980er Jahre entdeckte man die Möglichkeit, das Global Positioning System (GPS) für Consumer-Applikationen und kurze Zeit später auch für Automotive-Systeme zu nutzen, um die Position zu bestimmen. Realistisch wurde dies dank des wachsenden Integrationsgrads der Halbleiterbauelemente und der immer größeren Rechenleistung, die in diesen System-on-Chip-Lösungen konzentriert war. Das Handheld-GPS-System KX-G5500E von Panasonic war das erste Produkt, das der Nachfrage der Konsumenten auf einem akzeptablen Preisniveau gerecht wurde. In diesem Produkt steckte ein Transputer des Typs T400 von STMicroelectronics. Seitdem im Jahr 1987 mit der Produktion dieses Handheld-Navigationsgeräts begonnen wurde, hat ST den GPS-Chipsatz fortlaufend verbessert.Richtungsweisend waren der ST20-GP1 mit integriertem GPS-Korrelator und der ST20-GP6 mit zusätzlichem integriertem ROM. Im Jahr 2000 ersetzte ST den Transputer-Core durch einen Core des Typs ARM7TDMI. Parallel dazu verbesserten die Ingenieure den GPS-Empfängerchip, und das erste aus nur zwei Chips bestehende GPS-System erschien auf dem Markt. Weitere Verbesserungen am GPS-Korrelator führten schließlich zum Baustein des Typs STA2058 (TESEO), der heute den Maßstab setzt. Obwohl die GPS-Systeme dank der Weiterentwicklung der Halbleiter und Softwaretechnologie ein erstaunliches Performance-Niveau erreicht haben, sind noch weitere Verbesserungen möglich.
ST Microelectronics
Was folgt als nächstes?
GPS-basierte Systeme bieten heutzutage eine gute Genauigkeit, sofern der Blick auf den Himmel frei ist. Anders ist es, wenn Berge, Bäume oder hohe Gebäude die freie Sicht auf die Satelliten beeinträchtigen. Die Verfügbarkeit von mehr Satelliten hilft, diesen Nachteil zu vermeiden, und schon jetzt befinden sich für die anderen Satellitennavigations-Systeme GLONASS und GALILEO weitere Satelliten im Orbit. Während es noch einige Zeit dauern wird, bis das GALILEO-System seinen Betrieb aufnimmt, wurden für das russische GLONASS-System, mit dem man eine Dienstqualität auf GPS-Niveau anstrebt, bereits genügend Satelliten gestartet.
Zur Nutzung dieser Fähigkeiten hat STMicroelectronics den Baustein STA8088 TESEO II entwickelt, der gleichzeitig unter GPS, GLONASS und GALILEO arbeiten kann, sobald diese Systeme in vollem Umfang in Betrieb sind, wobei ein „Triple-GNSS-System mehr Verarbeitungsleistung erfordert als eine lediglich auf GPS basierende Lösung. Zusätzliche Unterstützung für so genannte ‚Satellite Based Augmentation Systems‘ (SBAS) wie etwa EGNOS, WAAS und QZSS bietet STMicroelectronics in seinen Softwarebibliotheken. Während aktuelle Chipsätze einen mit 32 MHz getakteten ARM7TDMI-Core enthalten, wählten die Entwickler als Basis für den TESEO II einen ARM946-Core mit 16 kByte Befehls und 8 kByte Daten-Cache, der bei 208 MHz Taktfrequenz arbeitet.
Neue Partitionierung
Während der TESEO (STA2058) einen Radio-Front-End-Chip in der Art des STA5620 benötigt, um das GPS-Signal von der Satelliten-Trägerfrequenz (1,575 GHz, die gleiche Frequenz wie bei GALILEO) herabzuwandeln, ist das Radio-Front-End im Falle des TESEO II bereits in den Chip integriert. Das in diesem Baustein verwendete Doppel-Front-End kann außerdem parallel die GLONASS-Trägerfrequenzen von 1,602 bis 1,615 GHz verarbeiten. Einen weiteren externen Baustein macht der integrierte LNA (Low Noise Amplifier) entbehrlich.
Der ARM946-Core im TESEO II erbringt eine Rechenleistung von mehr als 200 MIPS und ist damit in der Lage, neben den drei GNSS-Systemen weitere Tasks und Applikationen zu verarbeiten. Diese zusätzlichen Tasks setzen indes mehr Speicher zum Ablegen von Programmcode und Daten voraus. Aus diesem Grund vergrößerten die Entwickler den zuvor 64 kByte großen internen SRAM-Speicher des Vorgängers im neuen Chip auf eine Kapazität von 256 kByte, die in den meisten Anwendungen ausreichend ist und hilft, die Bauelementekosten zu begrenzen. Abgesehen davon sind jedoch Vorkehrungen für eine externe Erweiterung der SRAM-Kapazität getroffen, wenn diese in großen Systemen erforderlich sein sollte.
Um vielfältigsten Applikationen von einfachen GNSS-USB-Geräten für Computer bis zu OEM-Telematiksystemen für den Automotive-Bereich gerecht zu werden, wurde der Befehlsspeicher nicht in den Halbleiterbaustein integriert. Flash-Speicher lassen sich an den TESEO II entweder über einen 16 Bit breiten Speicherbus (nur am STA8088EX) oder mit Hilfe eines „Quad-SPI“-Interface (SQI) anschließen. Da beide Schnittstellen für „Execute in Place“ geeignet sind, bleiben die Bootzeiten des Systems kurz. Angestrebt wird außerdem eine „Stacked Die“-Konfiguration für den Flash-Speicher im Falle des STA8088 im kompakten 56-Pin-Gehäuse.
Ein integriertes, 16 kByte großes Boot-ROM schafft eine Updatemöglichkeit für den externen Flash-Speicher über serielle Schnittstellen.
Konnektivität im/fürs Auto
Abgesehen von Standard-Schnittstellen wie UART (3), SSP (1) und I²C (1) wartet der Chip auch mit einem „Multi Channel Serial Port“ auf, der sich für I²S, IOM2 und andere synchrone, gemultiplexte serielle Formate für die Audioübertragung programmieren lässt. Speziell für Automotive-Anwendungen wie beispielsweise Telematik, eCall oder Diebstahlssicherungs-Systeme enthält der Baustein zwei unabhängige CAN-Controller. Im Verbund mit der kurzen Boot-Zeit der CPU wird der Baustein die Anforderungen der Automobilindustrie erfüllen und kann dementsprechend als eine Art Firewall zwischen dem CAN-Bus der Automotive-Welt und einem eher consumerorientierten Head-Unit-System auf der Basis von Linux oder WinCE dienen.
Blockschaltbild TESEO II.ST Microelectronics
Schnelle Verbindungen zu Computern oder Head-Units im Automotive-Bereich lassen sich mit Hilfe des USB-2.0-OTG Controllers implementieren, wobei das integrierte Physical-Layer-Interface den Hardwareaufwand auf ein Minimum reduziert. Das USB-Interface kann überdies als Verbindung zu PNDs (Personal Navigation Devices) dienen, den Zugriff auf fahrzeugspezifische Daten wie die Raddrehzahl) erlauben oder die Möglichkeit zur Steuerung über das Bord-HMI des Autos schaffen.
Ein Interface für SD/MMC-Karten ermöglicht auch Anwendungen, die Massenspeicher erfordern, so dass der Chip auch für kartenbasierte ADAS-Systeme geeignet ist. Damit analoge Signale von Gyroskopen, Beschleunigungsaufnehmern und anderen Sensoren verarbeitet werden können, integrierte ST auch einen 10-Bit-A/D-Wandler, der nach dem Verfahren der sukzessiven Approximation arbeitet, über acht analoge Eingänge verfügt und mit Abtastraten bis zu 500 kHz arbeitet.
Interne Infrastruktur
Die TESEO-II-Architektur enthält einen vektorgesteuerten Interrupt-Controller mit 16 Levels und Anbindung an die beiden 32-Bit-GPIO-Ports sowie maximal 32 Kanälen. Die GPIOs lassen sich mit 1,8 V Versorgungsspannung, aber auch mit 3,3 V betreiben, um für portable und Automotive-Applikationen gerüstet zu sein.
Freilaufende und Multifunktions-Timer sowie ein Hardware-Watchdog können gemäß den Anforderungen der einzelnen Applikationen zum Einsatz kommen. Ein isolierter Low-Power-Block mit Standby-Spannungsregler, 32,768-kHz-Oszillator, Echtzeituhr und einem 8 kByte großen Backup-SRAM zur Speicherung von Systemparametern im Standby-Status sorgt dafür, dass der Systemstatus mit geringstmöglichem Stromverbrauch aufrechterhalten wird. Der Wechsel in den Standby-Modus kann per Software oder über ein Hardwaresignal an einem besonderen Standby-Pin angestoßen werden.
Software-Support
ST erweitert den STA8088 TESEO II in zwei Schritten durch die neue GNSS-Library-Software für GLONASS und GALILEO. Lokalisierungs-Support bietet der bereits für andere ST-Bauelemente verfügbare Softwarezusatz ST-AGPS (Assisted GPS). Außerdem unterstützt das IC die Koppelnavigation sowie das Dead-Reckoning mit Gyro/Wegstrecken-Sensoren oder differentiellen Radsensoren, die CAN-Signale auslesen.
Dipl. Ing.(FH) Franz Henkel
(av)
