372-pls--ude-qorivva.jpg

PLS

Mehrere bereits vorbereitete Konfigurationen der UDE sollen eine unkomplizierte erste Verbindungsaufnahme sowie eine schnelle und sichere Programmierung der unterschiedlich großen auf den Qorivva-Bausteinen integrierten Flash-Speicher ermöglichen. Mithilfe des Multicore-/Multiprogram-Loaders der UDE können die jeweiligen Programmcodes und zugehörigen Debug-Informationen flexibel einzelnen Cores zugeordnet werden. Dabei wird die heterogene Struktur der SoCs, die neben den Hauptkernen je nach Typ weitere programmierbare Einheiten wie ein Generic Timer Module (GTM) oder ein Security-Module (HSM) enthalten können, intensiv unterstützt. Durch die core-spezifische Gruppierung von Debugger-Windows – wahlweise mit automatischer Ein- und Ausblendung in Abhängigkeit vom aktiven Core sowie unterschiedlicher Farbgebung – erhalten UDE-Anwender innerhalb einer einzigen konsistenten Bedienoberfläche einen Überblick über ihr komplettes Multicore-System. Die Steuerung der diversen Cores durch den Debugger erfolgt über die sogenannte Multi-Run-Control-Funktion, die unter Ausnutzung der auf dem jeweiligen Chip integrierten Debug-Logik ein nahezu synchrones Starten und Stoppen verschiedener Cores ermöglicht. Zusätzlich erleichtert wird das Debuggen durch die in der UDE neu implementierten Multicore-Breakpoints, mit deren Hilfe in gemeinsam verwendetem Code ganz einfach ein für alle Cores gleichzeitig wirkender Breakpoint gesetzt werden kann.

Auch auf die Unterstützung aller in Frage kommenden Trace-Varianten setzt PLS einen besonderen Schwerpunkt. Während bei den Typen MPC5746C, MPC5748G und MPC574xP der Datentransfer über einen konventionellen Parallel-Port erfolgt, steht für die MPC5746M-, MPC577xK-, MPC5777M- und MPC574xP-Bausteine eine serielle, auf dem AURORA-Protokoll basierende Hochgeschwindigkeits-Schnittstelle zur Verfügung. Diese bietet typabhängig vier oder zwei  Lanes mit je 1,25 GBit/s Datenübertragungsrate, die vom AURORA-Trace-Pod des Universal Access Device (UAD) 3+ ohne Einschränkungen verarbeitet werden. Für Parallel-Trace können Anwender darüber hinaus auf ein Pod mit bis zu 32 Bit Aufzeichnungsbreite zurückgreifen.

Die verschiedenen Baustein-spezifischen Optimierungen der UDE zeigen sich unter anderem bei den speziell für Motorsteuerungen entwickelten Qorivva-Derivaten MPC5746M und MPC5777M. Bei diesen SoCs hat Freescale auch auf dem Serienchip einen einige KByte großen Trace-Speicher integriert, der sich zusammen mit der ebenfalls auf dem Chip untergebrachten Signal Processing Unit (SPU) zur Fehlersuche eignet. Die normalerweise auf Registerebene nur mühsam programmierbare SPU lässt sich mit dem zur UDE optional erhältlichen Universal Emulation Configurator (UEC) von PLS direkt für verschiedene Messaufgaben konfigurieren. Das hierbei zugrunde liegende State-Machine-Modell erlaubt neben der Steuerung der Trace-Aufzeichnung auch die Definition von komplexen Breakpoints mit Sequenzer-Logik.