BiCS5 basiert auf TLC- und QLC-Technologien (Triple Level Cell, Quadruple Level Cell) und bietet hohe Speicherkapazitäten, Leistung und Zuverlässigkeit. Die Multi-Tier-Memory-Hole-Technology der zweiten Generation, optimierte Entwicklungsprozesse und weitere Verbesserungen der 3D-NAND-Zellen erhöhen die horizontale Dichte und deren Anordnung über dem Wafer erheblich. Diese Entwicklung der lateralen Skalierung in Kombination mit 112 Schichten vertikaler Speicherkapazität ermöglichen es BiCS5 bis zu 40 Prozent mehr Speicherkapazität pro Wafer im Vergleich zu der bisherigen 96-Schichten-BiCS4-Technologie bereitzustellen.

Die Kleinserienfertigung des BiCS5-3D-NAND-Speichers mit 112 Schichten hat begonnen,

Die Kleinserienfertigung des BiCS5-3D-NAND-Speichers mit 112 Schichten hat bereits begonnen, die Großserienfertigung wird in der zweiten Jahreshälfte 2020 erwartet. Western Digital

Gleichzeitig lassen sich die Kosten des Speichers weiter optimieren. Neue Designverbesserungen beschleunigen außerdem die Durchsatzleistung, sodass BiCS5 im Vergleich zu BiCS4 eine um bis zu 50 Prozent schnellere E/A-Leistung bietet. Entwickelt wurde die Technologie gemeinsam mit dem Technologie- und Fertigungspartner Kioxia. Die Herstelllung, derzeit in Kleinserie auf einem 512-GBit-Chip, findet in den Joint-Venture-Werken in Yokkaichi und Kitakami statt.

Die ersten Chips aus der Kleinserienproduktion werden bereits an Endkunden ausgeliefert. In Zukunft sollen die Speicher BiCS5-TLC und BiCS5-QLC in einer Reihe unterschiedlicher Kapazitäten erhältlich sein, einschließlich einer QLC-Version mit 1,33 TBit. Zum Einsatz kommt der Speicher in besonders datenhungrigen Anwendungen wie vernetzten Autos, Mobilgeräten und Systemen mit künstlicher Intelligenz.