Bildergalerie
Mit JT-5705-Serie will JTAG der verstärkten Nachfrage nach analogen Stimulus- und Messmöglichkeiten begegnen.
Der Corecommander: Durch direkten Zugriff auf den Prozessorkern des Bausteins ist es möglich, direkt in die Konfigurationsregister zu schreiben oder diese auslesen.

Peter van den Eijnden hat die Teststrategie mehr als verinnerlicht: „We are Boundary Scan“ ist für ihn nicht nur Firmenphilosophie. Der Geschäftsführer von JTAG Technologies ist davon überzeugt, dass Boundary-Scan das Testen und Programmieren von Baugruppen mit digitaler beziehungsweise Mixed-Signal-Architektur revolutioniert hat. – natürlich im Gleichklang mit den von JTAG über die Jahre entwickelten Technologien und Lösungsansätzen. „Unsere Boundary-Scan-Produkte finden sich in mehr als 50 Ländern rund um den Globus in zahlreichen Entwicklungslabors und Produktionsstätten“, betont er daher.

Wesentlicher Vorteil in seinen Augen ist, dass der JTAG-Test „eine kostengünstige, wenn nicht die kostengünstigste Methode ist, um zu verifizieren, ob sich auf einer elektronischen Baugruppe Fehler befinden. Fachgerechte Montage und korrektes Löten der überwiegend digitalen Bauteile auf Leiterplatten und die Unversehrtheit der Verbindungen auf Leiterplatten und innerhalb von Systemen lassen sich leicht verifizieren.“ Die Entwicklung von Hard- und Software-Systemen ermöglicht inzwischen den Einsatz von Boundary-Scan-Strukturen auch dann, wenn sie bereits in Designs für Board-Test und Bauteileprogrammierung eingebettet sind. Bemerkenswert ist zudem der Trend, Boundary-Scan vermehrt im Bereich der Entwicklung mit kostengünstigen bis hin zu kostenlosen Debugging-Werkzeugen zu nutzen, wodurch auch technische Abteilungen mit geringem Budget Zugriff auf die Technologie haben.

Multifunktionale Tester

Kein Wunder also, dass JTAG sich auch weiterhin hinsichtlich Boundary-Scan engagiert und die Serie der multifunktionalen Boundary-Scan-Tester jüngst erweitert hat: Mit der T5705-Serie will das Unternehmen der Nachfrage nicht nur nach herkömmlichen digitalen I/O-Systemen begegnen, sondern verstärkt auch der nach analogen Stimulus- und Messmöglichkeiten. Beim JT 5705/USB, dem ersten Mitglied der Serie JT 5705, handelt es sich um ein Tischgerät, das für Applikationen zur Hardware-Validierung während der Entwicklung, für Kleinserien-Produktionstests und in bestimmten Fällen sogar für den Vorort-Service und Reparatur konzipiert ist. Das System bietet über IDC-Steckverbinder im Rastermaß 2,54 mm zwei 15 MHz große Test-Access-Ports (TAPs) und 64 I/O-Kanäle. 56 Kanäle sind rein digital, wobei 16 von ihnen auch über eine Frequenzfunktion verfügen. Die verbleibenden acht I/O-Kanäle lassen sich sowohl digital als auch analog nutzen. Das Gerät enthält auch ein, vom Anwender programmierbares, FPGA, das applikationsspezifische, digitale I/O-Funktionen bereitstellt. Durch die integrierte Multi-Sync-Eigenschaft ist es zudem möglich, mehrere JT 5705/USBs zu einem einzigen JTAG-Controller zu kombinieren, der mehrere TAPs und hunderte von I/Os bietet.

Das zweite Modell JT 5705/RMI lässt sich durch sein19-Zoll-Format mit 1 HE leicht in Systeme integrieren oder als Benchtop-Tester nutzen. Diese Einheit bietet über IDC-Steckverbinder im Rastermaß 2,54 mm vier 15-MHz-Test-Access-Ports (TAPs) und vier Gruppen zu je 64 Mixed-Signal-I/O-Kanälen. Wie beim USB-Gerät sind 56 der 64 Kanäle rein digital. Hiervon wiederum verfügen 16 Kanäle über Frequenzeingangsfunktionen. Die restlichen 8 Kanäle jeder Gruppe lassen sich individuell als digitale oder analoge I/O-Kanäle programmieren. Darüber hinaus bietet das JT 5705/RMI insgesamt vier anwenderprogrammierbare FPGAs zur Erstellung applikationsspezifischer, digitaler I/O-Funktionen. Die I/O-Fähigkeiten, wie sie das JT 5705/USB bietet, sind auch separat als JT 5112 Mixed-Signal I/O Scanmodul MIOS erhältlich. Das MIOS-Modul lässt sich mit den Boundary-Scan-Controllern von JTAG Technologies, wie etwa JT 3705, JT 3710 und JT 37×7 einsetzen. Dadurch werden Controller um weitere analoge I/O-Fähigkeiten erweitert.

Applikationsspezifisch anpassbar

Da der Markt für Boundary-Scan die Grenzen herkömmlicher, digitaler High-Density-Applikationen der Bereiche Militär/Luft- und Raumfahrt und Telekommunikation zunehmend hinter sich lässt, muss sich auch das Test-Equipment entsprechend weiter entwickeln. Die Geräte unterstützen nicht nur JTAG-kompatible TAPs gemäß IEEE 1149.x mit programmierbaren Schwellen, sie verfügen auch über umfassende I/O-Fähigkeiten für gemischt analog/digitale Signale mit einem programmierbaren Mess- und Stimulusbereich von ±16 V oder 0 bis 32 V bei den analogen Kanälen.

„Der Sektor der Automobil-Elektronik ist einer der Bereiche, für den wir eine starke Nachfrage nach diesem Produkttyp erwarten“, ist sich van den Eijnden sicher. Sehr viele elektronische Steuergeräte erforderten seiner Ansicht nach analoge/Sensor Stimuli, die von einem Mikroprozessor erfasst werden. Die Werte ließen sich dann mittels emulativer JTAG/Boundary-Scan-Testmethoden überprüfen. Dazu geeignet seien die Corecommander-Werkzeuge, merkt er an. Durch die Programmierung des FPGA-Kerns können Anwender ihre eigenen digitalen I/O-Optionen wie CAN-Bus, Zähler/Zeitgeber oder High-Speed-Speicherzugriff entwickeln. Auch der IP-Code, der von Websites wie Open Cores zur Verfügung gestellt wird, lässt sich in ein FPGA implementieren. Der Zugriff darauf erfolgt dann über das Corecommander-FPGA-Translator-Modul.

Fünf Fragen an Peter van den Eijnden, Geschäftsführer von JTAG Technologies

Peter van den Eijnden von JTAG Technologies

Peter van den Eijnden von JTAG TechnologiesJTAG

Peter van den Eijnden erklärt welche Wertschöpfung Boundary-Scan generiert, warum die Werkzeuge teilweise als teuer wahrgenommen werden und berichtet über die Langzeitstabilität von Produktionstestsystemen.

Welche Wertschöpfung wird Boundary-Scan dem Produktionsprozess bringen?

Der JTAG-Test steht für eine kostengünstige, wenn nicht die kostengünstigste Methode, um zu verifizieren, ob sich auf einer Baugruppe Fehler befinden. Fachgerechte Montage und korrektes Löten der überwiegend digitalen Bauteile auf Leiterplatten und die Unversehrtheit der Verbindungen auf Leiterplatten und innerhalb von Systemen lassen sich leicht verifizieren. Der JTAG-Test ermöglicht das Testen von Netzen innerhalb von Leiterplattenstrukturen, die zwischen BGA-Bauteilen nicht an die Leiterplattenoberfläche gelangen und daher für herkömmliche In-Circuit-Tester nicht erreichbar sind. Somit lassen sich mit Boundary-Scan bestimmte Funktionstests an logischen Clustern innerhalb eines Designs durchführen.

Durch die zunehmende Verfügbarkeit erschwinglicher Designsimulations- und Prototypenwerkzeuge genießen die von den Entwicklern an die Produktion übergebenen Designs ein höheres Vertrauen als je zuvor. Zusammen mit dem gestiegenen Qualitätsniveau der Bauteile bedeutet dies, dass Produktions-Funktionstests nicht mehr so umfassend sein müssen, wie in der Vergangenheit. Oft ist ein begrenzter Funktionstest mittels Boundary-Scan völlig ausreichend. Das Boundary-Scan-Verfahren wird auch eingesetzt, um Logik-Bauteile wie CPLDs und FPGAs, Flash-Speicher und serielle PROMs auf der Basis von I2C, SPI oder anderen seriellen Schnittstellen in der Schaltung zu programmieren.

Boundary-Scan-Werkzeuge werden als teuer eingeschätzt. Warum?

Diese Einschätzung bezieht sich meist auf Entwicklungs-Werkzeuge für Boundary-Scan-Anwendungen und weniger auf Runtime-Systeme der Produktion für Tests und In-System-Bauteilprogrammierung. In die Entwicklungsarbeit fließen etliche Mannjahre in die Bereitstellung eines hohen Grads an Automatisierung und Genauigkeit. Und diese Kosten müssen natürlich wieder hereinkommen.

Größere Unternehmen schätzen Boundary-Scan nicht als teuer ein. Weniger, weil sie mehr Geld ausgeben können, sondern weil sie dazu tendieren, präzise Werkzeuge mit hohem Automatisierungspotenzial zu schätzen, die ihren Ingenieuren sehr viel Zeit sparen. Bei kleinen und mittleren Unternehmen werden die Personalkosten oft unter einem anderen Blickwinkel betrachtet, so dass häufig eher die Kosten eines Werkzeugs wahrgenommen werden, als die Mannstunden, die durch den Einsatz dieses Werkzeugs eingespart werden können.

Spielt Boundary-Scan eine Rolle bei der Stärkung der Produktion in Europa?

Auf jeden Fall. Der Großteil der Verlagerungen der Großserienproduktion nach Fernost erfolgte aufgrund der dortigen niedrigeren Arbeitskosten. Heutzutage ist immer mehr das Phänomen der Rückholung oder des „On-Shoring“ zu beobachten, da die Kostenersparnisse durch eine Produktion im Ausland nicht mehr den Umfang einnehmen, wie noch vor Jahren. Der Boundary-Scan-Test mit seiner hohen Fehlerabdeckung verringert nicht nur die Testzeit, sondern auch die Zeit, die zur Fehlerdiagnose erforderlich ist. Eine detaillierte Diagnose auf Pin-Ebene zeigt dem Reparateur sofort, was repariert werden muss und wo sich der Fehler auf der Leiterplatte befindet.

Mit welchen Richtlinien ist in nächster Zeit zu rechnen?

Die ursprüngliche Richtlinie, IEEE 1149.1, ist in den letzten paar Jahren überarbeitet worden. Die neue Ausgabe, IEEE 1149.1-2013 wurde Anfang des Jahres offiziell freigegeben. Die überarbeitete Richtlinie enthält zusätzliche Regeln für weitere Fähigkeiten in komplexen Chips. Diese Chips werden oft aus mehreren IP-Blöcken zusammengestellt, die von verschiedenen IP-Anbietern stammen können. Die neue Ausgabe der Richtlinie deckt moderne Features wie dynamische Chip-Teststeuerung, Rückverfolgbarkeit individueller Chips und Konfigurationssteuerung bei mehreren IP-Blöcken und Spannungsversorgungsbereichen ab.

P1687, eine neue Richtlinie, befindet sich derzeit noch in Entwicklung. Diese Richtlinie beschreibt den Zugriff auf, sowie die Steuerung von eingebetteten Instrumenten in einem Halbleiter-Bauteil. Sie beschreibt das Netzwerk zwischen der JTAG-Schnittstelle des Bauteils und den eingebetteten Instrumenten und wie diese Instrumente benutzt werden können. Letzteres wird wiederum in PDL beschrieben.

Wie werden sich die Boundary-Scan-Werkzeuge weiterentwickeln?

Um die neuen Merkmale beschreiben zu können, wurde die Boundary-Scan Description Language erweitert. In Ergänzung zum neuen Format wurde außerdem die Procedural Description Language hinzugefügt. Während BSDL die Struktur der Testlogik in einem Chip beschreibt, beschreibt PDL die Test-Initialisierungssequenzen und Testprozeduren für IP-Blöcke. Im Rahmen der kontinuierlichen Programm-Weiterentwicklung haben wir die Unterstützung der neuen Merkmale und Dateien bereits in unsere Werkzeuge integriert.

Bei Mikroprozessor-basierten Designs kann die Nutzung der, in zahlreichen aktuellen Chips integrierte, Testlogik mittels der speziellen Debug-Logik erweitert werden, die in den meisten Mikroprozessoren enthalten ist. Die Nutzung der Debug-Logik von Mikroprozessoren hilft mit, die Fehlerabdeckung von Tests noch weiter zu verbessern. Von unseren Werkzeugen wird sie bereits heute unterstützt.

Im Lauf der Jahre hat sich Boundary-Scan als sehr gute Testlösung in der Produktion erwiesen, die auch in Zukunft Bestand haben wird. Durch Hinzufügen der Möglichkeiten eingebetteter Instrumente, wie sie bereits durch die Richtlinie IEEE 1149.1-2013 gegeben sind und durch zusätzliche Fähigkeiten entsprechend der Definitionen in P1687 wird die Leistungsfähigkeit der Boundary-Scan-Technologie noch weiter gesteigert.

Die Fragen stellte Marisa Robles Consée