Gerade in SoCs für mobile Anwendungen spielen SRAMs hinsichtlich der Leistungsaufnahme und Performance des Gesamtsystems eine große Rolle.

Die Redaktion ist für Sie vor Ort auf der ISSCC 2018 in San Francisco und berichtet nicht nur über SRAMs

Die Redaktion ist für Sie vor Ort auf der ISSCC in San Francisco und berichtet. ISSCC

Mit SRAM in 7-nm-Technologie lassen sich hohe Speicherdichten bei geringer Leistungsaufnahme realisieren. Ausschlaggebend bei der Herstellung der Schaltkreise ist die Lithographie zur Definition der kleinsten Strukturen in den untersten Lagen des Verdrahtungssystems.

Die aktuell eingesetzte ArF-Immersionslithographie (Lichterzeugung durch Argonfluorid-Excimerlaser mit einer Wellenlänge von 193 nm) ist nicht in der Lage, Strukturen der 7-nm-Technologie in nur einem Belichtungsschritt herzustellen. Stattdessen ist es notwendig, Mehrfachbelichtungen durchzuführen, die aufgrund des großen Prozessaufwands hohe Kosten verursachen. Zusätzlich gestaltet sich bei Mehrfachbelichtungen die exakte Ausrichtung der Fotomasken in subsequenten Belichtungsschritten als sehr schwierig. Mit EUVL, bei der Licht mit einer Wellenlänge von 13,5 nm zum Einsatz kommt, lassen sich Strukturen in nur einem Belichtungsschritt auflösen und definieren.

Bildergalerie
PU steht hier für Pull up, PD für Pull down und PG für Pass Gate.
Samsung setzt in seinem Design auf ein NBL-Schema in Kombination mit einem DWD, um den limitierenden hohen Widerstand der Bitlines zu kompensieren.
Mit EUV-Belichtung lassen sich auch bei 7 nm klar definierte Strukturen erstellen.

SRAMs von Samsung auf der ISSCC

In der Veröffentlichung auf der ISSCC 2018 in San Francisco stellt Samsung eine 6T-HD-SRAM-Bitzelle (6-Transistor-High-Density) in 7-nm-FinFET-Technologie vor, die eine Fläche von 0,026 µm² beansprucht. 6T-HD-Bitzellen sind jedoch gerade in FinFET-Technologie nicht für niedrige Betriebsspannungen ausgelegt, was aber Voraussetzung für die Reduzierung der Leistungsaufnahme des Speichers ist. Der zu betrachtende Faktor ist dabei Vmin, also die minimalste Betriebsspannung, bei der der Speicher noch voll funktionsfähig ist und somit ordnungsgemäß Daten halten, Lesen sowie Schreiben kann. Um Vmin zu verringern, kommen SRAM-Assist-Technologien zum Einsatz. Samsung setzt in seinem Design auf ein Negative-Bitline-Schema (NBL) in Kombination mit einem Dual-Write-Driver (DWD), um den limitierenden hohen Widerstand der Bitlines zu kompensieren. Damit ließ sich laut Samsung die Vmin der 6T-HD-SRAM-Bitzelle, die eine Speicherkapazität von 256 MBit aufweist, um 320 mV senken.