Philips hat eine neue Flash Memory Option für seinen 0,18 µm CMOS18-Baseline-CMOS-Prozess angekündigt. Die CMOS18-FFLV (Fast-Flash, Low-Voltage)-Option wurde als Teil der MEDEA+ Initiative entwickelt und ermöglicht Designern große Flash-Speicher in ein sehr kleines Stück Silizium zu integrieren. CMOS18-FFLV bietet Speicherdichten von etwa 1 Mbit pro Quadratmillimeter Silizium sowie ultraniedrigen Stromverbrauch und ermöglicht die bisher kleinsten industriell verfügbaren Flash-Speicherblöcke.
Der ultraniedrige Stromverbrauch des Embedded Flash-Speichers ist das Ergebnis einer innovativen Floating Gate-Speicherzelle, die sowohl zur Programmierung als auch zur Löschung den Fowler-Nordheim-Tunneleffekt verwendet. Dadurch wird die für „Channel-Hot Electron“-Programmierung (die in den meisten Embedded Flash-Technologien verwendete Technik) erforderliche Hochstromladepumpe überflüssig und damit eine beachtliche Menge Siliziumfläche eingespart.
Der Embedded Flash-Speicher ist weitgehend unempfindlich gegenüber Spannungsänderungen und kann über einen breiten Versorgungsspannungsbereich betrieben werden – von so niedrigen Spannungen wie 1,2 V bis hinauf zu 2,0 V. Dadurch wird dieser Speicher ideal für die Anwendung in batteriebetriebenen Applikationen. Eine EEPROM-Version des Speichers, die Einzelbyte-Löschung und -Neuprogrammierung umfasst, wird zur Zeit entwickelt.
Zur Vereinfachung der Integration von Flash in ARM-basierende SoC-Lösungen hat Philips eine besondere Schnittstelle für CMOS18-FFLV Embedded Flash entworfen, welche den Anschluss an den ARM-Systembus erleichtert. Außerdem wurde eine spezifische IP entwickelt, um die Erprobung, die In-System-Programmierung und die Produktionslinien-Programmierung des Speichers über eine einzelne JTAG-Schnittstelle zu ermöglichen. Die Großserienherstellung von Chips mit Embedded Flash wird noch für dieses Jahr erwartet. Die Option wird auch von der 0,15-µm-Geometrie des CMOS18-Prozesses von Philips unterstützt werden.
