Bildergalerie
Bild 1: Der Massive-MIMO-Prüfstand an der Universität Lund in Schweden basiert auf USRP RIO (a) mit einem benutzerdefinierten kreuzpolarisierten Array aus Patch-Antennen.
Bild 2a: USRP-RIO-Hardware.
Bild 2b: Blockdiagramm des Systems.
Bild 3a: PXIe-1085-Chassis mit 18 Steckplätzen.
Bild 3b: Blockdiagramm PXIe-1085-Chassis mit 18 Steckplätzen.
Bild 4: Flex-RIO-Modul PXIe-7976R.
Bild 4b: Systemdiagramm des Flex-RIO-Moduls PXIe-7976R.
Bild 5a: Octoclock-G-Modul.
Bild 5b: Systemdiagramm des Octoclock-G-Moduls.
Bild 6: Ein Labview-Projekt und Labview FPGA.
Bild 7: Systemdiagramm des skalierbaren Massive-MIMO-Systems mit PXI und USRP RIO.
Bild 8: Diagramm zur Taktverteilung bei Massive MIMO.
Bild 9: Daten- und Verarbeitungsdiagramm von Massive MIMO.
Bild 10: Typischer Endgeräteaufbau mit Laptop und USRP RIO.
Tabelle 1: Systemparameter des Massive MIMO Application Framework.
Tabelle 2: Stückliste der Massive-MIMO-Basisstation.
Tabelle 3: Ausstattung für das Endgerät.

Eckdaten

Massive MIMO (Multiple Input, Multiple Output) ist ein äußerst spannender Bereich der 5G-Forschung. Für die kommende Generation drahtloser Datennetzwerke verspricht dieser Bereich deutliche Leistungssteigerungen. Netzwerke mit Massive MIMO eignen sich für eine höhere Anzahl von Anwendern, die bei steigenden Datenraten von einer besseren Zuverlässigkeit profitieren und dabei weniger Energie verbrauchen.

Der exponentielle Anstieg der Anzahl mobiler Endgeräte und der Menge an Daten, die sie nutzen, treibt die Erforschung neuer Technologien und Methoden zur Bewältigung der steigenden Nachfrage voran. Die nächste Generation von Wireless-Datennetzwerken, die sogenannte fünfte Generation oder 5G, muss nicht nur Kapazitätsgrenzen sprengen, sondern auch Hindernisse bei heutigen Kommunikationssystemen aus dem Weg räumen, etwa in Bezug auf die Netzwerkzuverlässigkeit, Erreichbarkeit, Energieeffizienz und Latenz. Massive MIMO (Multiple Input, Multiple Output) ist ein vielversprechender Kandidat für die 5G-Technologie, denn es ermöglicht eine erhebliche Geschwindigkeitssteigerung der Wireless-Datenübertragung und höhere Zuverlässigkeit der drahtlosen Verbindungen, indem es an der Basis-Transceiver-Station (BTS) eine große Zahl von Antennen (mehr als 64) verwendet. Diese Methode weicht radikal von der BTS-Architektur aktueller Standards ab, die nur maximal acht Antennen in einer in Segmente aufgeteilten Topologie nutzt. Massive MIMO reduziert mit hunderten von Antennenelementen die gestreute Leistung, indem die Energie mithilfe von Vorcodierungstechniken zielgerichtet auf die mobilen Endgeräte gerichtet wird. Dadurch reduziert sich nicht nur die gestreute Leistung, sondern gleichzeitig auch die Interferenzen mit anderen Nutzern. Wenn Massive MIMO hält, was es verspricht, werden die künftigen 5G-Netzwerke schneller sein und einer größeren Zahl von Nutzern mehr Zuverlässigkeit und Energieeffizienz bieten.

Die vielen Antennenelemente bei Massive MIMO bringen allerdings Herausforderungen mit sich, die in heutigen Netzwerken nicht anzutreffen sind. So benötigen die aktuellen anspruchsvollen Datennetzwerke auf Basis von LTE oder LTE-Advanced einen Overhead, der proportional zur Anzahl der Antennen ist. Massive MIMO verwaltet Overhead für viele Antennen mithilfe von Zeitduplex (Time Division Duplex, TDD) zwischen Uplink und Downlink unter Annahme der Kanalreziprozität. Diese ermöglicht die Verwendung von Kanalstatusinformationen, die von Uplink-Piloten erhalten wurden, im Downlink-Precoder. Weitere Herausforderungen bei der Umsetzung von Masssive MIMO sind die Skalierung von Datenbussen und -schnittstellen um mindestens eine Größenordnung sowie die verteilte Synchronisation einer großen Anzahl unabhängiger RF-Transceiver.

Für diese Herausforderungen bei Timing, Verarbeitung und Datenerfassung ist die Prototypenerstellung von größter Bedeutung. Damit Forscher die Theorie validieren können, müssen sie den Übergang von der Theorie zum Prüfstand bewältigen. Werden dafür reale Signalverläufe in realen Szenarien verwendet, lassen sich Prototypen erstellen, mit denen die Machbarkeit und Marktfähigkeit von Massive MIMO ermittelt werden kann. Wie bei allen neuen Wireless-Standards oder -Technologien beeinflusst der Übergang vom Konzept zum Prototyp die Dauer bis zum wirklichen Einsatz und der Vermarktung. Je schneller Forscher also Prototypen erstellen können, desto schneller profitiert auch die Gesellschaft von den Innovationen.

Kurzbeschreibung des Prototyps für Massive MIMO

In den folgenden Abschnitten wird eine komplette Massive-MIMO-Anwendung beschrieben. Dazu gehören die Hardware und Software, die zum Erstellen des weltweit vielseitigsten, flexibelsten und am besten skalierbaren Massive-MIMO-Prüfstands nötig sind. Dieser ist zur echtzeitfähigen Kommunikation über Funkbänder in beide Richtungen in der Lage und stellt den Forschern die für sie interessanten Bandbreiten zur Verfügung. Dank der NI-SDRs (Software-Defined Radios) und der Systemdesignsoftware Labview ermöglicht die Modularität des MIMO-Systems die Erweiterung von ein paar wenigen Knoten bis hin zu einem Massive-MIMO-System mit 128 Antennen. Die flexible Hardware erlaubt die Verwendung in anderen Konfigurationen, wenn sich die Anforderungen an die Wireless-Forschung weiterentwickeln, zum Beispiel als verteilte Knoten in einem Ad-hoc-Netz oder als koordinierte Netze mit mehreren Zellen.

Die Professoren Ove Edfors und Fredrik Tufvesson von der Universität Lund in Schweden haben zusammen mit NI und dem NI Massive MIMO Application Framework das weltgrößte MIMO-System entwickelt (siehe Bild 1). Ihr System nutzt 50 USRP-RIO-SDRs und realisiert damit eine Konfiguration mit 100 Antennen für die in Tabelle 1 beschriebene Massive-MIMO-BTS. Unter Verwendung von SDR-Konzepten entwickelten NI und die Forschungsteams der Universität Lund die Systemsoftware und Bitübertragungsschicht (physical layer) mithilfe einer LTE-ähnlichen Bitübertragungsschicht und Zeitduplex für den mobilen Zugang. Die im Rahmen dieser Zusammenarbeit entwickelte Software steht als die Softwarekomponente des Massive MIMO Application Framework zur Verfügung. Tabelle 1 zeigt das System und die Protokollparameter, die vom Massive MIMO Application Framework unterstützt werden.

Massive-MIMO-Systemarchitektur

Massive MIMO für Mobilfunkanwendungen besteht aus der BTS und Endgeräten beziehungsweise mobilen Anwendern. Allerdings weicht es insofern von der konventionellen Topologie ab, als dass eine große Zahl von BTS-Antennen für die simultane Kommunikation mit mehreren Endgeräten vorgesehen ist. Im von NI und der Universität Lund entwickelten System nutzt die BTS zehn Antennenelemente der Basisstation pro Endgerät, sodass zehn Anwender gleichzeitig mit voller Bandbreite Zugriff auf die Basisstation mit 100 Antennen haben. Die Zuordnung von zehn Antennen der Basisstation pro Endgerät hat die größten theoretischen Vorteile ergeben.

In einem Massive-MIMO-System überträgt ein Satz Endgeräte gleichzeitig einen orthogonalen Pilotsatz an die Transceiver-Station. Die von der BTS empfangenen Uplink-Piloten können dann der Berechnung der Kanalmatrix dienen. Im Zeitabschnitt für den Downlink wird diese Kanalberechnung verwendet, um einen Precoder für die Downlink-Signale zu berechnen. Im Idealfall führt das dazu, dass jeder mobile Anwender einen störungsfreien Kanal mit der für ihn bestimmten Nachricht empfängt. Das Precoder-Design ist ein offenes Forschungsgebiet und kann an verschiedene Ziele des Systemdesigns angepasst werden. So lassen sich Precoder beispielsweise dafür entwerfen, keine Interferenz gegenüber anderen Anwendern zu erzeugen, die gesamte gestreute Leistung zu minimieren oder das Verhältnis von Spitzen- zu Durchschnittsleistung der übertragenen RF-Signalen zu reduzieren.

Obwohl mit dieser Architektur viele Konfigurationen möglich sind, unterstützt das Massive MIMO Application Framework bis zu 10 MHz Echtzeitbandbreite, die von 64 bis 128 Antennen skaliert und mit mehreren unabhängigen Endgeräten genutzt werden kann. Das verwendete LTE-ähnliche Protokoll bedient sich einer schnellen Fourier-Transformation (FFT) mit 2048 Punkten und eines Slots von 0,5 ms (siehe Tabelle 1). Der Zeitabschnitt von 0,5 ms gewährleistet die ausreichende Kanalkohärenz und ermöglicht die Kanalreziprozität in mobilen Testszenarien, das heißt, wenn sich das Endgerät bewegt.

Hard- und Softwareelemente von Massive MIMO

Die Entwicklung eines Massive-MIMO-Systems setzt vier Schlüsselattribute voraus:

  • Flexible SDRs, die RF-Signale erfassen und übertragen können,
  • präzise Zeit- und Frequenzsynchronisation der Radio Heads,
  • durchsatzstarker deterministischer Bus zum Übertragen und Speichern großer Datenmengen,
  • Hochleistungsverarbeitung für die Ausführung der Bitübertragungsschicht und Media Access Control (MAC) zur Erfüllung der Anforderungen an die Echtzeitleistung.

Im Idealfall können diese Schlüsselattribute zügig an eine Vielzahl von Forschungsgebieten angepasst werden. Das NI Massive MIMO Application Framework umfasst SDRs, Module zur Taktverteilung, durchsatzstarke PXI-Systeme sowie Labview und bietet eine robuste, deterministische Forschungsplattform für die Prototypenerstellung. Details der Hard- und Softwareelemente, die sowohl an der NI-basierten Massive-MIMO-Basisstation als auch an Anschlüssen von Endgeräten zum Einsatz kommen, beschreibt der folgende Abschnitt.

Software-Defined Radio USRP

Das SDR USRP RIO bietet einen integrierten 2×2-MIMO-Transceiver und einen leistungsstarken Kintex-7-FPGA von Xilinx für die schnellere Basisbandverarbeitung in einem 0,5-HE-Gehäuse für die Rackmontage. Es wird über ein kabelgebundenes x4-PCI-Express-Modul an den Host-Controller angebunden und bietet Daten-Streaming bis zu 800 MByte/s zum Desktop oder zum PXI-Express-Host-Computer (beziehungsweise 200 MByte/s über Express Card an einen Laptop). Bild 2 zeigt eine Blockdiagrammübersicht der USRP-RIO-Hardware.

USRP RIO basiert auf der Labview RIO Architecture, welche die offene Systemdesignsoftware Labview mit Hochleistungs-Hardware kombiniert und die Entwicklung dadurch erheblich vereinfacht. Die enge Integration von Hard- und Software mindert Schwierigkeiten bei der Systemintegration, die in einem System dieser Größenordnung maßgeblich sein können. Die Forscher können sich so ganz auf die Forschung konzentrieren. Obwohl die NI-Software für das Application Framework komplett in Labview geschrieben wurde, kann auch IP aus anderen Programmiersprachen integriert werden, wie zum Beispiel *.m-Skripte, ANSI C/C++ und HDL, sodass die Entwicklung durch die Wiederverwendung von Programmcode beschleunigt werden kann.

Backplane des PXI-Express-Chassis

Das Massive MIMO Application Framework nutzt das PXIe-1085, ein anspruchsvolles PXI-Chassis mit 18 Steckplätzen, das mithilfe der PCI-Express-Technologie der 2. Generation an jedem Steckplatz für durchsatzstarke Anwendungen mit niedriger Latenz sorgt. Eine Bandbreite von 4 GByte/s pro Steckplatz und eine Systembandbreite von 12 GByte/s bietet das Chassis. Bild 3 zeigt die Backplane-Architektur mit zwei PCI-Express-Switches. Mehrere PXI-Chassis können für Systeme mit höherer Kanalanzahl in einer verketteten oder sternförmigen Konfiguration kombiniert werden.

Leistungsstarkes, rekonfigurierbares FPGA-Verarbeitungsmodul

Das Massive MIMO Application Framework ergänzt den PXI-Formfaktor mit Flex-RIO-FPGA-Modulen um flexible, leistungsstarke Verarbeitungsmodule, die mit dem Labview FPGA Module programmierbar sind. Das Flex-RIO-FPGA-Modul PXIe-7976R kann im Stand-alone-Betrieb laufen und stellt damit einen großen und anpassbaren Kintex-7-FPGA (410T) von Xilinx mit x8-PCI-Express-Busschnittstelle der 2. Generation für die Anbindung an die PXI-Express-Backplane bereit. Viele Flex-RIO-Adaptermodule im Steckformat ermöglichen es, die I/O-Funktionalität der Plattform um Hochleistungs-RF-Transceiver, Basisband-A/D- und -D/A-Wandler sowie Hochgeschwindigkeits-Digital-I/O zu erweitern.

Taktsynchronisation über acht Kanäle

Das Modul für die Taktverteilung über acht Kanäle, Octoclock von Ettus Research, ermöglicht Frequenz- und Zeitsynchronisation für bis zu acht USRP-Geräte, indem es eine externe Referenz von 10 MHz und ein Signal mit einem Puls pro Sekunde (PPS) verstärkt, acht Mal splittet und über Leiterbahnen mit abgestimmter Länge überträgt. Octoclock-G ergänzt mithilfe eines integrierten GPS-getakteten Oszillators (GPSDO) eine interne Zeit- und Frequenzreferenz. Bild 4 zeigt eine Systemübersicht des Octoclock-G. Ein Schalter auf dem Frontpanel ermöglicht dem Anwender, zwischen dem internen GPSDO und einer extern bereitgestellten Referenz zu wählen. Mit Octoclock-Modulen können Anwender MIMO-Systeme einfach erstellen und mit Systemen mit höherer Kanalanzahl arbeiten, wie sie unter anderem in der MIMO-Forschung gefragt sind.

Systemdesignsoftware Labview

Labview bietet eine integrierte Werkzeugkette zur Verwaltung von Hard- und Softwaredetails auf Systemebene, zum Darstellen von Systeminformationen auf einer Benutzeroberfläche, zum Entwickeln von Programmcode für Universalprozessoren, Echtzeitanwendungen und FPGAs sowie zum Verteilen von Programmcode auf einem Forschungsprüfstand. Mit Labview können Anwender auch andere Programmiersprachen integrieren, zum Beispiel ANSI C/C++ über Knoten zum Aufrufen externer Bibliotheken, VHDL über den IP-Integrationsknoten und sogar *.m-Skripte über das Labview MathScript RT Module. Dadurch wird die Entwicklung leistungsstarker Implementierungen möglich, die auch sehr gut lesbar und anpassbar sind. Die gesamte Hard- und Software wird in einem einzigen Labview-Projekt verwaltet, sodass der Forscher Programmcode auf alle Verarbeitungselemente verteilen und Prüfszenarien mit einer einzigen Umgebung ausführen kann. Das Massive MIMO Application Framework nutzt Labview wegen seiner hohen Produktivität und der Möglichkeit, die I/O-Details über Labview FPGA programmieren, steuern und regeln zu können.

Architektur der BTS von Massive MIMO

Die oben erwähnten Elemente der Hard- und Softwareplattform bilden gemeinsam einen Prüfstand, der sich von einigen wenigen bis hin zu 128 synchronisierten Antennen skalieren lässt. Der vorliegende Artikel beschränkt sich auf die Beschreibung von Konfigurationen mit 64, 96 und 128 Antennen. Das 128-Antennen-System umfasst 64 zweikanalige USRP-RIO-Geräte, die mit vier PXI-Chassis in einer sternförmigen Architektur verbunden sind. Mit den FPGA-Prozessoren und einem PXI-Controller sammelt das Master-Chassis auf Basis eines Quadcore-Prozessors Intel i7-Daten für die zentralisierte Verarbeitung.

In Bild 7 nutzt der Master das Chassis PXIe-1085 als Hauptknoten für die Datensammlung und als Echtzeit-Engine für die Signalverarbeitung. Das PXI-Chassis stellt 17 Steckplätze für I/O-Geräte, Timing- und Synchronisationsmodule, Flex-RIO-FPGA-Karten für die Echtzeit-Signalverarbeitung sowie für Erweiterungsmodule zur Anbindung an die „Sub“-Chassis zur Verfügung. Eine Massive-MIMO-BTS mit 128 Antennen erfordert einen sehr hohen Datendurchsatz, um I/Q-Signalen beim Senden und Empfangen auf 128 Kanälen in Echtzeit zu sammeln und zu verarbeiten. Das PXIe-1085 ist dafür gut geeignet, da es die x8-PCI-Schnittstelle der 2. Generation unterstützt und jeweils einen Durchsatz bis zu 3,2 GByte/s ermöglicht.

Im Steckplatz 1 des Master-Chassis agiert der Controller PXIe-8135 RT beziehungsweise der Embedded-Computer als zentraler Systemcontroller. Der PXIe-8135 RT umfasst einen Intel-Core-i7-3610QE-Prozessor mit 2,3 GHz (bis zu 3,3 GHz im Single-Core-Turbo-Boost-Modus). Vier Schnittstellenmodule des Typs PXIe-8384 (Steckplatz 1 bis 4) beherbergt das Master-Chassis, um das Chassis Sub_n mit dem Master-System zu verbinden. Die Verbindung zwischen den Chassis geschieht über MXI und insbesondere über x8-PCI-Express der 2. Generation. So stehen zwischen dem Master und jedem Sub-Knoten bis zu 3,2 GByte/s zur Verfügung.

Weiterhin umfasst das System bis zu acht Flex-RIO-FPGA-Module des Typs PXIe-7976R, um die Echtzeitanforderungen an die Signalverarbeitung im Massive-MIMO-System abzudecken. Die genannten Steckplätze liefern eine Beispielkonfiguration, in der die FPGAs kaskadiert werden können, um die Datenverarbeitung von jedem der Sub-Knoten zu unterstützen. Alle Flex-RIO-Module können über die Backplane Daten untereinander und mit allen USRP-RIO-Geräten austauschen. Dabei beträgt die Latenz nur 5 ms und der Durchsatz bis zu 3 GByte/s.

Timing und Synchronisation

Timing und Synchronisation sind wichtige Aspekte aller Systeme, die eine große Anzahl von Funkgeräten einsetzen; daher sind sie in einem Massive-MIMO-System kritisch. Das BTS-System teilt einen gemeinsamen 10-MHz-Referenztakt und einen digitalen Trigger zum Starten der Erfassung oder Erzeugung auf jedem Funkgerät, sodass die Synchronisation auf dem gesamten System gewährleistet wird (siehe Bild 8). Das Timing- und Synchronisationsmodul PXIe-6674T mit OCXO befindet sich im Steckplatz 10 des Master-Chassis. Es erzeugt einen äußerst stabilen und präzisen 10-MHz-Referenztakt (Genauigkeit 50 ppb) und liefert einen digitalen Trigger für die Synchronisation der Geräte mit dem Octoclock-G-Master-Modul für die Taktverteilung. Das Octoclock-G liefert und puffert die 10-MHz-Referenz (MCLK) und den Trigger (MTrig) an die Octoclock-Module 1 bis 8, welche die USRP-RIO-Geräte versorgen. Damit wird sichergestellt, dass jede Antenne den 10-MHz-Referenztakt und den Master-Trigger nutzt. Eine sehr präzise Steuerung jedes Funk-/Antennenelements bietet die vorgeschlagene Steuerarchitektur.

Tabelle 2 liefert einen schnellen Überblick über die Teile der Basisstation für das 64-, 96- beziehungsweise 128-Antennen-System. Dazu gehören Hardware und Kabel zur Anbindung der Geräte wie in Abbildung 1 dargestellt.

Softwarearchitektur der BTS

Die Software für das Application Framework der Basisstation ist dafür konzipiert, die in Tabelle 1 dargestellten Systemparameter zu erzielen. Dazu wird die Verarbeitung der OFDM-Bitübertragungsschicht auf die FPGAs in den USRP-RIO-Geräten und die Verarbeitung der MIMO-Bitübertragungsschicht auf die FPGAs im PXI-Master-Chassis verteilt. MAC-Funktionen höherer Ebene werden auf dem Intel-basierten Universalprozessor im PXI-Controller ausgeführt. Diese Systemarchitektur ermöglicht die Verarbeitung großer Datenmengen mit der für die Aufrechterhaltung der Kanalreziprozität nötigen niedrigen Latenz. Parameter für die Vorcodierung überträgt der Empfänger direkt an den Transmitter, um die Systemleistung zu maximieren.

Beginnend bei der Antenne erfolgt die Verarbeitung der OFDM-Bitübertragungsschicht auf dem FPGA, sodass die rechenintensivste Verarbeitung möglichst nah an der Antenne stattfindet. Die Ergebnisse der Berechnungen werden dann in der IP im MIMO-Empfänger kombiniert, wo die Kanalinformationen für jeden Anwender und Subcarrier aufgeschlüsselt werden. Die berechneten Kanalparameter werden zum MIMO-TX-Block übertragen, wo die Vorcodierung stattfindet. Die Energie steht dadurch für die Rückverbindung an den einzelnen Anwender zur Verfügung. Obwohl einige Aspekte des MAC auf dem FPGA implementiert sind, findet der Großteil zusammen mit weiterer, höherer Verarbeitung auf dem Universalprozessor statt. Die spezifischen Algorithmen, die für jede Phase des Systems zum Einsatz kommen, werden nach wie vor erforscht. Das gesamte System ist rekonfigurierbar und in Labview und Labview FPGA implementiert, das heißt es ist für optimale Geschwindigkeit konzipiert, ohne die Lesbarkeit aufs Spiel zu setzen.

Endgeräte

Ein Endgerät ist ein Smartphone, Tablet oder anderes Wireless-Gerät mit einem Eingang und einem Ausgang (SISO; Single Input, Single Output) oder 2×2 MIMO. Der Prototyp des Endgeräts nutzt USRP RIO mit integriertem GPS-getaktetem Oszillator (GPSDO) und ist mit einem Laptop über ein PCI-Express-Kabel und eine Express-Card verbunden. Der GPSDO ist wichtig, da er eine verbesserte Frequenzgenauigkeit bietet. Außerdem ermöglicht er Synchronisation und Ortung, falls das bei künftigen Systemerweiterungen notwendig sein sollte. Eine typische Prüfstandsimplementierung würde mehrere Endgerätsysteme enthalten, in denen jedes USRP RIO für ein oder zwei Endgeräte steht. Die Software auf dem Endgerät wird fast genauso implementiert wie auf der BTS, allerdings als System mit nur einer Antenne. Dafür platziert man die Bitübertragungsschicht auf den FPGA des USRP-RIO-Geräts und die MAC-Ebene auf dem Host-PC.

Tabelle 3 bietet einen schnellen Überblick über die Teile, die in einem System mit einem einzelnen Endgerät zum Einsatz kommen. Dazu gehören Hardware und Kabel zur Anbindung der Geräte wie in Bild 10. Alternativ kann als Controller für das Endgerät ein Desktop-PC zum Einsatz kommen und entsprechend eine andere PCI-Express-Verbindung genutzt werden.

Fazit

Dieser Artikel demonstriert eine mögliche Option zum Erstellen eines Massive-MIMO-Systems für die 5G-Forschung. Die einzigartige Kombination von NI-Technologie in diesem Application Framework erlaubt die Synchronisation von Zeit und Frequenz bei einer großen Anzahl von Funkgeräten. Dabei erfüllt die Infrastruktur von PCI Express die Anforderungen an den Durchsatz, die zum Übertragen und Sammeln von I/Q-Signalen mit mehr als 15,7 GB/s an Uplink und Downlink notwendig sind. Der FPGA-Designprozess vereinfacht die leistungsstarke Verarbeitung in der Bitübertragungs- und der MAC-Schicht, sodass sich auch Echtzeitanforderungen an das Timing bewältigen lassen.

Um sicherzustellen, dass diese Produkte die spezifischen Anforderungen der Wireless-Forschung erfüllen, arbeitet NI mit führenden Forschern und Entscheidungsträgern in diesem Bereich zusammen, etwa mit der Universität Lund in Schweden. Diese Kollaborationen bringen interessante Forschungsgebiete weiter und ermöglichen es den daran Beteiligten, Methoden, IP und Best Practices zu teilen und von Werkzeugen wie dem Massive MIMO Application Framework zu profitieren.