Beim Niederspannungs-Leistungs-MOSFET OptiMOS 40 V ist das Source-Potenzial über das Themal-Pad mit der Leiterplatte verbunden. Dies senkt den Einschaltwiderstand des Bausteins spürbar.

Beim Niederspannungs-Leistungs-MOSFET OptiMOS 40 V ist das Source-Potenzial über das Themal-Pad mit der Leiterplatte verbunden. Dies senkt den Einschaltwiderstand des Bausteins spürbar. (Bild: Infineon)

| von Nicole Ahner

Der 40-V-SD-MOSFET eigent sich für den Einsatz in Schaltnetzteilen im Bereich Server, Telekommunikation sowie für Anwendugnen im Bereich Batterieschautz, Elektrowerkzeuge und Ladegeräte. Im SD-Gehäuse ist der eigentliche Chip umgedreht, sodass anstelle des Drain-Potenzials das Source-Potenzial über das Themal-Pad mit der Leiterplatte verbunden ist. Im besten Fall führt dies laut Hersteller zu einer spürbaren Reduzierung des Einschaltwiderstands RDS(on) um bis zu 25 Prozent.

Auch der thermische Widerstand zwischen Junction to Case (RthJC) wird im Vergleich zum traditionellen PQFN-Gehäuse positiv beeinflusst. Der MOSFET ist in der Lage, hohen Dauerströmen von bis zu 194 A standzuhalten. Zusätzlich erlauben die verbesserten Layoutmöglichkeiten und die bessere Ausnutzung der Leiterplatte eine größere Designflexibilität bei gleichzeitig hoher Leistung. Erhältlich ist der OptiMOS 40 V in zwei Varianten: Standard und Center-Gate. Die Center-Gate-Variante ist für den Parallelbetrieb mehrerer Bausteine ausgelegt. Beide Varianten im sind ab sofort verfügbar.

(na)

Kostenlose Registrierung

Der Eintrag "freemium_overlay_form_all" existiert leider nicht.

*) Pflichtfeld

Sie sind bereits registriert?