Bei den CoolMOS-Bauelementen fließt der Strom sozusagen durch das Silizium-Die hindurch: Die Chips dieser Familie verfügen über elektrisch aktive Strukturen auf der Vorder- und der Rückseite. Deshalb sind extrem dünne Wafer nötig – so dünn, dass ihre Handhabung zur echten Herausforderung gerät. Infineons Vorstandsvorsitzender Dr. Reinhard Ploss zieht hierzu einen sehr bildlichen Vergleich heran: „Die Scheiben sind so dünn, dass sie sich wie ein Pfannkuchen biegen. Daher kann man sie nicht ohne Weiteres in herkömmliche Maschinen schieben.“
Die Herausforderungen betreffen viele weitere Details, so ist zum Beispiel das Aufheizen des Dünnwafers deutlich schwieriger als bei seinem normal dicken Gegenpart: Wenn die Hitze bei den Prozesstemperaturen im Bereich von 1000 °C nicht exakt gleichmäßig verteilt ist, kommt es zu Dehnungsspannungen, die die Einkristallstruktur zerstören. Den technologischen Vorsprung seines Unternehmens beziffert Dr. Ploss auf zwei bis fünf Jahre. „Wir haben eine Position erreicht, die der Wettbewerb nicht so leicht aufholen kann.“
Abspecken extrem
Als Ausgangsmaterial dienen herkömmliche Silizium-Wafer, die für Hochvolt-Leistungselektronik nur leicht andere Eigenschaften aufweisen als für Digitalelektronik. Sie sind zu Beginn der Fertigung auch relativ dick und daher starr: Ein typischer 300-mm-Wafer (12 Zoll) ist etwa 0,8 mm dick. Erst nach etwa zwei Drittel der Produktionsabläufe wird die Scheibe auf einer Spezialmaschine dünn geschliffen, auf wenige zehn Mikrometer. Die ideale Dicke hängt dabei von der gewünschten Durchbruchspannung ab: Je dicker, desto höher liegt dieser Wert, allerdings steigen damit auch die Verluste. Die jetzt vorgestellten 600-V-CoolMOS-Bausteine C3 und C6 haben weniger als 100 µm; demnächst will Infineon 40 µm erreichen.
Auf einen Blick
In der Digitalelektronik sind 300-mm-Wafer längst Stand der Technik, doch bei Leistungshalbleitern galten sie bislang als unrentabel. Infineon hat dennoch investiert und präsentiert nun die erste marktreife Fertigung auf 300-mm-Dünnschichtwafern mit CoolMOS C3 und C6 (600 V).
Bei kleineren Scheiben beherrscht Infineon das Handling der Dünnwafer schon seit etwa 15 Jahren. Nach knapp dreijähriger Vorbereitung hat nun die Serienfertigung mit 300-mm-Dünnwafern auf der Pilotlinie am Standort in Villach begonnen. Die dazu nötige Forschung und Entwicklung hat ebenfalls der österreichische Standort getragen, von der Projektidee über erste Machbarkeitsstudien bis zur heutigen Serienreife. Von der neuen Technologie verspricht sich Dr. Ploss einen großen Wettbewerbsvorteil: Die Fertigung auf den 300-mm-Dünnwafern bietet höhere Ausbeuten und einen geringeren Materialverbrauch als die herkömmliche Produktionsweise. Dank des größeren Durchmessers könnten im Vergleich zu den gängigen 200-mm-Scheiben zweieinhalbmal so viele Chips gefertigt werden und die Kosten ließen sich dadurch um 20 bis 30 % senken.
Vorsprung durch Fertigungstechnologie
Infineon ist nach eigenen Angaben das einzige Unternehmen weltweit, das Leistungshalbleiter auf 300-mm-Dünnwafern herstellt. Dabei fällt der Zeitpunkt der Einführung auf einen recht ungünstigen Zeitpunkt: Die neue Kapazität wird vom Markt noch gar nicht benötigt. Das Ramp-up der 300-mm-Produktion wird daher erst in einem halben oder ganzen Jahr erfolgen. Dr. Ploss sieht hierin kein Problem: „Bei der Fortentwicklung unserer Fertigung denken wir vor allem an die Technologie, weniger an die Marktzyklen“ – was kaum verwundert bei drei Jahren Entwicklungszeit. Der Vorteil ist, dass Infineon dann sehr schnell auf steigende Nachfrage reagieren kann. Selbst die Anleger freut das: Als bekannt wurde, dass Infineon den 300-mm-Prozess durchgängig qualifiziert hat, stieg der Aktienkurs prompt um drei Prozent, obwohl sich diese Investition erst in etlichen Jahren auszahlen dürfte.
Das heutige, durchgängig qualifizierte Fertigungskonzept für die CoolMOS-Produkte mit dem Front-End-Standort Villach und der Montage der dünnen Chips im Back-End-Standort in Malakka (Malaysia) wird in der nächsten Ausbaustufe durch den Front-End-Standort Dresden erweitert. Hier liegt der Schwerpunkt auf der Hochvolumenfertigung in einer vollautomatisierten 300-mm-Linie. In entsprechenden Forschungsprojekten wird in Dresden die Basis für die erforderlichen Prozesse und Fertigungstechniken entwickelt – viel Know-how dazu stammt aus den von Qimonda übernommenen Fertigungsräumen und -Maschinen. In Villach ist bei der Fertigung derzeit noch vergleichsweise viel Handarbeit nötig. Langfristig geht Dr. Ploss davon aus, dass Infineon 60 bis 70 Prozent des Volumens in Dresden fertigt und die restlichen 30 bis 40 Prozent weiterhin in Villach. Für viele Kunden ist diese Zwei-Standort-Strategie ein wichtiges Kriterium, um die zuverlässige Versorgung mit Bausteinen sicherzustellen.
Auf 300 mm setzen
In Villach werden demnächst weitere Leistungshalbleiter-Technologien auf die 300-Millimeter-Linie transferiert und gefertigt. Die Entwicklung der kommenden Power-Technologie wird schwerpunktmäßig auf 300- statt auf 200-Millimeter-Dünnwafern vorangetrieben. Zu diesen diskreten Halbleitern gehören neben den CoolMOS-Transistoren für Spannungen bis zu 900 V, auch SiC-Dioden oder IGBTs sowie Niedervolt-MOSFETs. Parallel dazu läuft in Villach auch die Forschung an alternativen Halbleitermaterialien wie SiC (Siliziumkarbid) und GaN (Galliumnitrid).
In das vor drei Jahren begonnene 300-mm-Projekt investierte der Halbleiterhersteller in die Standorte Villach und Dresden etwa 250 Millionen Euro. Dazu gehören die neue Fertigungslinie in Villach in einem eigens gebauten Gebäude – zu den Premieren hier gehört auch, dass erstmals eine Fab auf zwei Etagen fertigt. Was banal klingt, ist wegen der hohen Anforderungen an den Schutz vor Vibrationen und Erschütterungen gar nicht trivial. Gut 100 Millionen investierte Infineon in die Übernahme eines Teils der ehemaligen Qimonda-Fertigung in Dresden.
(lei)