Mit einer bis zu vierfach schnelleren Entwicklung bzw. höheren Produktivität im Vergleich zu existierenden Entwicklungsumgebungen, beseitigt die Design-Suite Vivado den größten Engpass bei der Integration und Implementierung von programmierbaren Systemen.

Victor Peng, Senior Vice President of Platforms Development bei Xilinx bei der Vorstellung der Design-Suite.

Victor Peng, Senior Vice President of Platforms Development bei Xilinx bei der Vorstellung der Design-Suite.Xilinx

„In den letzten 12 Monaten wurden die Vivado-Tools von über 100 Kunden und Mitgliedern des Alliance-Programs getestet, auch von Anwendern unserer auf der Stacked-Silicon-Interconnect basierenden Virtex-7-Bausteinen, die eine extrem hohe Kapazität und Bandbreite haben“, so Victor Peng, Senior Vice President of Platforms Development von Xilinx bei der Vorstellung der Entwicklungsumgebung auf dem Globalpress Summit in Santa Cruz.

Vivado ist eine hochintegrierte Entwicklungsumgebung (IDE) mit Tools, die von System- bis IC-Ebene alle mit einem gemeinsamen, skalierbaren und zentralen Datenmodell und einer gemeinsamen Debugging-Umgebung arbeiten. Sie wurde entworfen, um die Kombination aller Typen von programmierbaren Technologien zu ermöglichen und damit Designs mit bis zu 100 Millionen ASIC-Gatter-Äquivalenten zu realisieren. Die Design-Suite ist auch eine offene Umgebung, die auf Industriestandards basiert, wie beispielsweise die AMBA4 AXI4-Verbindungsspezifikationen, IP-XACT-IP-Packaging-Metadaten, der Tool-Command-Language (Tcl) und die Synopsys Design Constraints (SDC). Sie enthält auch ESL-Entwicklungswerkzeuge (electronic system level) zur schnellen Synthese und Verifizierung von auf C-basierender algorithmischer IP; auf Standards basierendem Packaging sowohl von algorithmischer als auch RTL-IP zur Wiederverwendung; auf Standards basierende IP-Kombination und Systemintegration von allen Arten von Systemfunktionsblöcken.

Die Vivado-Werkzeuge enthalten einen hierarchischen Baustein-Editor und Floor-Planner, ein drei- bis 15-mal schnelleres Logiksynthese-Werkzeug mit Unterstützung für System Verilog und eine viermal schnellere und deterministischere Place-and-Route-Engine, die analytische Funktionen verwendet, um Variablen wie Timing, Verdrahtungslängen und Routing-Probleme zu minimieren. Darüber hinaus ermöglichen es die inkrementellen Abläufe den Ingenieuren durch ECOs (engineering change orders) verursachte Änderungen schnell auszuführen, indem nur ein kleiner Teil der Entwicklung neu implementiert wird, wobei die Leistungsfähigkeit insgesamt erhalten bleibt. Durch Nutzen des neuen gemeinsamen skalierbaren Datenmodells bieten die Werkzeuge schließlich Leistungs-, Timing- und Flächenabschätzungen auf jeder Stufe des Entwicklungsablaufs, was eine Vorabanalyse und anschließende Optimierung mit den enthaltenen Funktionen wie automatischem Clock-Gating ermöglicht.

Der allgemeine Zugang zu der Design-Suite Vivado Version 2012.2 soll im Frühsommer dieses Jahres möglich sein, gefolgt von der Verfügbarkeit von WebPACK und der Unterstützung der Zync-7000-Extensible-Processing-Plattform später in diesem Jahr.

(jj)

Sie möchten gerne weiterlesen?

Unternehmen

Xilinx GmbH

Willy-Brandt-Allee 4
81829 München
Germany