SMT2019_54_MK2_3714_web

(Bild: Mesago/Mathias Kutt)

| von Marisa Robles

Der technische Vorteil des automatisierten Selektivlötens besteht vor allem darin, dass es sich um einen geregelten und sehr gut steuerbaren Prozess handelt, in dem die Umgebungsbedingungen für jede Lötstelle und auch der Lötprozess selbst in der Selektivlötanlage programmiert und überwacht werden können.

SMT2019_58_MK2_3815_web

Flott und manchmal auch kontrovers diskutiert (v.l.n.r.): Michael Hannusch (Hannusch Industrieelektronik), Jürgen Friedrich (Ersa), Manfred Fehrenbach (Eutect), Marisa Robles (Productronic), Dr. Ronny Horn (Seho Systems), Thomas Mückl (Zollner Elektronik) und Helge Schimanski (Fraunhofer ISIT). Mesago/Mathias Kutt

Der scheinbare Nachteil des Selektivlötens ist zunächst, dass der Prozess für jede einzelne Lötstelle definiert werden muss. Daher gilt es, bereits bei der Produktentwicklung möglichst viele qualitätsbeeinträchtigende Faktoren zu vermeiden („Design for Selective Soldering“) und gleichzeitig auch darum, den Programmieraufwand in der Fertigung zu minimieren.

Helge Schimanski sieht hier die Entwickler besonders gefordert: „Beim Löten besteht immer die Zwickmühle zwischen einerseits dem Lötwärmebedarf, um das Lot aufzuschmelzen, THT-Bauteil und Baugruppe auf die erforderliche Prozesstemperatur zu bringen und das Lot aufzuschmelzen, so dass es die Fügepartner benetzen kann. Andererseits besteht die Gefahr die Grenzen der Lötwärmebeständigkeit zu überschreiten, sodass Leiterplatte und Bauteile überhitzt und damit geschädigt werden können.“

Der Leiter des Applikationszentrums für innovative Baugruppenfertigung am Fraunhofer ISIT rät zur engen Kommunikation zwischen der Entwicklungsabteilung und der Fertigung. Bereits während der Produktentwicklung sollten Entwickler Rücksprache halten: „Werden wichtige Dinge beim Design nicht berücksichtigt, zum Beispiel keine Wärmefallen eingebaut oder die Abstände von SMT-Komponenten zu THTs falsch designed, kann der Entwickler dem EMS oder dem Baugruppenfertiger das Leben durchaus sehr schwer machen, weil sie das ausbaden müssen, was der Entwickler hier mehr oder minder verbockt hat.“

Deshalb ist man bei Zollner Elektronik seit Jahren schon dazu übergangen, aus den eigenen Erfahrungen heraus eigene Designrules auszuarbeiten und aufzustellen, die zudem auf gängigen Normen basieren. „Ich kann in der Anlage nur das Löten anbieten. Wenn das Design oder die Materialien das verhindern, dann kann es auch keine qualitativ hochwertige elektronische Baugruppe geben“, nimmt Thomas Mückl, Vice President Global Engineering von Zollner Elektronik, den Faden auf.

Selbstredend, dass die vorgegebenen Designregeln konsequent einzuhalten sind. Jedoch gelte es immer wieder, neue Grenzen auszuloten, erläutert er anhand eines Beispiels: „Wir standen vor der Herausforderung, einen Folienkondensator in einer Baugruppe zu verbauen, dessen Kerntemperatur von 130 °C nicht überschritten werden durfte. Diese spezielle Situation erforderte ein gezieltes Austesten und Ausprobieren. So gelang es uns schließlich, diesen Folienkondensator zu verarbeiten. Allerdings lag das Design für die Durchkontaktierung jenseits aller gängigen Designrules.“

Mehr Praxisrelevanz in Hochschulen und Lehrinstituten

Wird in der Produktentwicklung nicht auf die besonderen Anforderungen geachtet, sind mangelhafter Lotdurchstieg, Nichtlötungen und die Beschädigung benachbarter Bauteile und der Durchkontaktierungen häufig beobachtete Fehler. Oft werden Elektronikfertigungs-Dienstleister mit solcherlei Layouts konfrontiert, jedoch lassen sie nichts unversucht, um das Layout gemeinsam mit dem Kunden nachzubessern. „Leider haben wir da oft die Erfahrung gemacht, dass die Kunden beratungsresistent sind und nicht zuhören wollen“, berichtet Michael Hannusch, Leitung Prozesse und Technologien von Hannusch Industrieelektronik, und merkt ergänzend an: „Im Endeffekt läuft es meistens darauf hinaus, dass wir Kompromisse eingehen und das Beste daraus machen.“

Doch gerade das Unmögliche möglich zu machen, bringt so manchen Elektronikfertiger in eine weitere Zwickmühle, weiß Hannusch: „Wir wurden in den letzten Jahren immer dazu getrimmt, jeden Prozess irgendwie stabil hinzubekommen. Wir haben momentan das Gefühl, dass die Kunden dazu erzogen wurden, dass am Ende alles wunschgemäß funktioniert.“ Viele Kunden würden darauf vertrauen, dass EMS-Anbieter faktisch in der Lage sind, auch weiterhin die Boards zum Fliegen zu bringen, indem zum Beispiel Designrules missachtet werden. „Da heißt es ganz schnell: Beim letzten Mal habt ihr es ja auch hinbekommen.“

Die Schuld für ein suboptimales Design allein bei den Entwicklern zu suchen, kommt für Michael Hannusch nicht in Frage. Er sieht vielmehr die Lehrinstitute wie Hochschulen in der Pflicht: „Allgemein beobachte ich das Problem, dass Hochschulen zu sehr in der Theorie und zu weit weg von der Praxis stecken. Natürlich wird in den Praxissemestern entsprechendes Wissen vermittelt, doch dann ist es einfach viel zu spät, um ein sinnvolles Praxiswissen aufzubauen.“ Der EMS habe mehrere Versuche unternommen, um Studenten zu Betriebsbesichtigungen einzuladen, erläutert er: „Wir wollten Studenten unsere eigene Elektronikfertigung zeigen, damit sie sehen und erleben konnten, wie die Baugruppenfertigung abläuft. Das Interesse, insbesondere seitens der Hochschule, war recht gering.“ Demzufolge würden junge Studenten und angehende Elektrotechniker sich weniger an den Erfahrungen der Fertigungsexperten orientieren, sondern „sich lieber nach dem richten, was sie in der Schule gelernt haben“, fährt Hannusch fort.

Teilnehmer der Podiumsdiskussion (in alphabetischer Reihenfolge):

  • Manfred Fehrenbach, Leitung Vertrieb von Eutect
  • Jürgen Friedrich, Leiter Applikation und Vertrieb von Ersa
  • Michael Hannusch, Leitung Prozesse und Technologien von Hannusch Industrieelektronik
  • Dr. Ronny Horn, Vertriebsbereichsleiter von Seho Systems
  • Thomas Mückl, Deputy Director Global Engineering von Zollner Elektronik
  • Helge Schimanski, Leiter des Applikationszentrums für innovative Baugruppenfertigung am Fraunhofer ISIT

Dass die Industrie mit Schulungen und Seminaren gegensteuert ist unbestritten. So unterhält Seho Systems eigens eine Akademie und ein Technologielabor, um angehenden Entwicklern und Fertigern die Tücken und Tricks der elektronischen Baugruppenfertigung nahezubringen. Gerade Neueinsteiger müssen an den Umgang mit der Maschine und die Prozesse herangeführt werden, betont Dr. Ronny Horn, Vertriebsbereichsleiter von Seho Systems: „Systematisches Trouble Shooting an der Lötanlage zu erlernen ist sehr wichtig, um schnell reagieren zu können.“ Auch Ersa bietet regelmäßig Seminare an, die die facettenreiche Löttechnik vorstellen.

Mit Blick auf die DfM-Seminare, erörtert Jürgen Friedrich, Leiter Applikation und Vertrieb von Ersa: „Die Qualität beginnt in der Entwicklung und aus diesem Grund setzen wir alles daran, um in der Entwicklung genau da anzugreifen.“ Prävention, statt Reaktion. Denn wenn eine Baugruppe bereits in der Fertigung ist, ist es zum Nachjustieren im Layout in der Regel zu spät. Deshalb sei es Ersas Ansatz, an der Ursache zu beginnen: „Und die Ursache liegt in der Entwicklung, im Design von den Leiterplatten sowie von den ganzen Baugruppen.“ Daher sollten viel mehr Entwickler solche Lötseminare besuchen, ist er überzeugt. Die meist ausgebuchten Seminare zeigen die Bandbreite der Einflussfaktoren auf die Lötstellenqualität, angefangen von den Leiterplatten über die Bauteile, die Materialien, Lote und Flussmittel, sodass sich ein ganzheitliches Bild ergibt.

Schließlich gibt es mit dem AVLE (Ausbildungsverbund Löttechnik Elektronik) eine modular aufgebaute und sehr praxisorientierte Ausbildung zum Hand- und Maschinenlöten, der im Verbund von Firmen aus Elektronikproduktion, Maschinen- und Geräteherstellern und Forschung & Entwicklung entstanden ist. Ziel ist es, die Qualität, Zuverlässigkeit und Reproduzierbarkeit von Lötstellen in Bereich Elektrotechnik und Elektronik zu verbessern. Auch der FED unterstützt diese Handlötschulungen.

Lesen Sie auf der nächsten Seite, welche Vorteile CAD-Programme und Designrules bringen.

CAD-Programme auf dem Prüfstand

Es gilt also, bereits ein hohes Augenmerk auf das Design einer Leiterplatte und Baugruppe zu legen. Umso mehr, je höher die Funktionsintegration und die daraus folgende hohe Packungsdichte auf der Leiterplatte ist. CAD-Programme können den Entwickler mit ihren Simulationsverfahren oder der Möglichkeit von Plausibilitätsprüfungen sinnvoll unterstützen.

Die Praxis zeigt jedoch, dass nach wie vor das so genannte Trial-and-Error-Verfahren überwiegt. Gründe hierfür sind darin zu finden, dass die thermische Simulation im Allgemeinen sehr aufwändig ist und dass es oftmals auch aus Zeitgründen scheitert, die CAD-Software mit richtigen Daten zu füttern, erläutert Michael Hannusch von Hannusch Industrieelektronik: „Bei unseren Kunden kommt es zum Beispiel häufig vor, dass die 3D-Modelle von manchen Bauteilen nicht hinterlegt sind, wodurch Packages zu eng gesetzt werden. Es erfordert Kontinuität und sehr viel Zeit, die CAD-Systeme mit Datensätzen zu füttern und zu pflegen.“

Ein weiterer Grund ist, dass größere CAD-Systeme recht teuer sind und viele Designer oftmals auf eher freie oder günstigere Software zurückgreifen, aber: „Mit denen ist nicht so viel abbildbar, weil die Daten nicht korrekt oder nicht zu 100 Prozent zutreffend sind. Dadurch kommt es schon zu vermehrt zu Problemen“, bringt es Hannusch auf den Punkt. Gerade in der heutigen Zeit böten fast alle Bauteilhersteller 3D-Modelle ihrer Bauteile und Komponenten an, was „das Layouten erheblich erleichtern würde.

Aber der Zeitdruck in der Entwicklung schiebt da oft einen Riegel davor.“ Dass sich die Pflege von CAD-Tools lohnt, darauf macht Thomas Mückl von Zollner aufmerksam: „Wir machen standardmäßig eine DfM-Überprüfung, wobei wir von fast allen Komponenten auch die 3D-Modelle hinterlegt haben. Diese Daten kann ich natürlich auch anderweitig nutzen, zum Beispiel beim AOI und das leidige Thema der Abschattungen durch höhere Bauteile. Jene 3D-Modelle können die AOI-Programmerstellung erleichtern.“

Helge Schimanski vom Fraunhofer ISIT wirft noch einen weiteren Aspekt in die Diskussion: „Derzeit findet ein Generationenwechsel statt. Es kommen viele Jüngere nach, das Wissen der Alten geht allerdings verloren.“ Er beschreibt, wo es knirscht: „Die alteingesessenen Entwickler haben das Know-how und wissen, wie sie komplexe Baugruppen richtig designen müssen. Aber diese Übergabe – also dieser Wissenstransfer – erfolgt nicht. Erfahrene Köpfe sollten sich nicht zu schade sein, die Jüngeren mit ins Boot zu holen“, appelliert er. Entsprechende Schulungen, Seminare oder auch Praktika in der Fertigung sind ergänzende Maßnahmen.

Designrules? Querdenken!

Manfred Fehrenbach, Leiter Vertrieb von Eutect, wischt die Diskussion um die Entwickler und Designrules flott vom Tisch: „Wir haben die Erfahrung gemacht, dass wir auch außerhalb der Designs arbeiten müssen. Sozusagen gegen besseres Wissen müssen wir die Realität umsetzen. Und die Realität ist nun einmal so, wie sie auf uns zukommt: Designrichtlinien-bibelartige Sprüche sind in Ordnung, aber am Ende zählt die Lösung.“

Als erste Schritte führe man eine Art Evaluierung durch, um verschiedene Prozesse wie Miniwellen-, Laser-, Induktions- oder Thermodenlöten oder gar eine Kombination aus alledem zu erörtern. Fehrenbach tut sich da als Sonderanlagenbauer leicht. Nicht nur, dass er sich als Gründer und Vater der selektiven Löttechnik sieht. Seine Spezialanlagen respektive Lötautomationslösungen kann er im Baukastenprinzip kundenspezifisch anpassen, unabhängig davon, ob das Produkt- oder Baugruppenlayout bereits steht oder sich noch anpassen ließe: „Unsere Kreativität ist jedes Mal neu gefragt und der darf man sich nicht verschließen. Kreativität heißt Innovation, Kreativität heißt aber auch, bereitwillig querdenken!“

Dem folgt ein Schlagabtausch, den Jürgen Friedrich von Ersa anführt: „Die Physik lässt sich nun mal nicht überlisten. Wenn der Lötwärmebedarf zu hoch ist, lässt sich dieser zwar irgendwie transferieren. Nur irgendwann geben die Materialien nach und wir haben es leider sehr oft mit Kunststoffen – FR4-Leiterplatten sind ja glasfaserverstärkte Epoxidharze – zu tun, die dann in die Knie gehen.“

Die Qualität der Lötstellen hängt dabei ganz entscheidend vom Layout ab. Berücksichtigt der Entwickler diese Erkenntnisse beim Design der Baugruppe nicht, kann das schließlich in der Fertigung der Baugruppen zu erheblichen Qualitätsmängeln führen. „Oft wird versucht, Defizite im Layout der Leiterplatte im Fertigungsprozess zu kompensieren, indem die Prozessparameter – häufig Lötzeit und Lottemperatur – verändert werden.“ Beide Parameter seien allerdings mit großer Vorsicht zu handhaben, weil sie schnell zu einer irreparablen Schädigung des Basismaterials führen können. Eine Schädigung tritt dann ein, wenn die Zersetzungstemperatur des Harzsystems überschritten wird.

Die Praxis zeigt laut Friedrich aber immer wieder, dass dieser Faktor in den Fertigungen selten bekannt ist. Aus diesem Grund rät Friedrich dazu, die Defizite im Wärmemanagement der Baugruppe über eine Erhöhung der Vorwärmtemperatur anzupassen, denn: „Die Automation ist das eine, aber vorn an steht ein stabiler Prozess, der sich mit Selektivlötanlagen sicherstellen lässt.“ Dass das Unternehmen Ersa auf dem von Ernst Sachs im Jahr 1921 erfundenen Lötkolben fußt und daher bis heute als Lötanlagenbauer eine fundierte Expertise in Sachen Selektivlöten aufzuweisen hat, ficht Fehrenbach nicht an. Vielmehr kontert er: „Dann sage ich dazu, dass sich die Physik immer wieder neu formulieren lässt, indem ich zum Beispiel andere Lote oder Flussmittel einsetze, um auf diese Weise mit Materialien dagegenzuhalten.“ Diese Argumentation unterlegt er mit dem Hinweis auf die Bleifrei-Umstellung, die vor über zwei Jahrzehnten den Elektronikfertigern aufgestülpt wurde. „Und wir sind immer noch dabei, neue Lotlegierungen zu formulieren. Da ist kein Ende in Sicht. Das Periodensystem ist gegeben, aber in den Kombinationsmöglichkeiten noch nicht am Ende.“

Dr. Ronny Horn von Seho Systems knüpft rasch an den Argumentationsstrang von Jürgen Friedrich an: „Sicher gibt es einige Tricks und Tipps, die man beherzigen kann. So lassen sich im Selektivlötprozess beispielsweise sowohl der Wellendruck als auch die Düsengeometrie oder die Prozesszeiten sowie auch die Lötwellentemperatur anpassen. Aber manchmal geht gar nichts mehr und dann heißt es schlicht friss oder stirb. Die Kunst besteht darin, aus diversen Anforderungen Gold zu machen – so gut es eben geht.“

Thomas Mückl von Zollner springt ihm da in die Bresche: „Dass man immer wieder individuelle Lösungen braucht, ist klar. Die Frage ist jedoch, inwieweit diese Lösungen massentauglich sind, inwieweit sich ein stabiler Prozess realisieren lässt und schließlich inwieweit sich das Ganze dann möglichst preisneutral gestalten lässt. Diese Lösungen brauchen Zeit und eine entsprechende Qualifizierung dahinter.“ Dass Lötanlagen an ihre physikalischen Grenzen oder jeder Prozess mit seinen eigenen physikalischen Grenzen aufwartet, bestreitet Manfred Fehrenbach indes nicht, aber: „Ich möchte es mal so formulieren: Never give up!“

Wie sich die Anforderungen der Leistungselektronik im automatisierten Selektivlötprozess am besten begegnen lassen, lesen Sie auf der folgenden Seite.

Leistungselektronik: höheren Prozesstemperaturen begegnen

Gerade hinsichtlich der Hochleistungselektronik stellt die Verarbeitung von Baugruppen eine besondere Herausforderung dar. Vor allem, wenn Wärmesenken, große Kupferflächen und dicke Kupferlagen auf und in den Leiterplatten vorhanden sind und gleichzeitig Bauteile mit hoher Wärmekapazität verlötet werden müssen.

SMT2019_53_MK2_3701_web

Tipps und Tricks beim automatisierten Selektivlöten können Schlimmeres verhindern, aber nur solange wie die eingesetzten Materialien der Leiterplatte und Baugruppe mitmachen. Gerade die Leistungselektronik stellt bei der THT-Verarbeitung besondere Anforderungen. Mesago/Mathias Kutt

Selektivlöten für Leistungselektronik kann da leicht zum Hindernisparcours werden: Einerseits ist die standardmäßig zugeführte Wärmemenge oft nicht ausreichend, um einen einwandfreien Lotfluss sicherzustellen. Andererseits kann es dennoch schnell zur Überhitzung und damit zu thermischen Schädigungen an Bauteil und Leiterplatte kommen. Wie schafft man diesen Spagat?

Heutige Selektivlötanlagen können eine Menge leisten, um den Lötprozess zu optimieren, etwa standardmäßige Optionen wie Oberheizungen, um Baugruppen entsprechend auf Temperatur halten zu können. „Möglichkeiten gibt es viele und man muss versuchen, die Prozesse so zu optimieren, dass das Lötergebnis passt“, nimmt Jürgen Friedrich von Ersa Anlauf. „Die Lötprozesse sind sehr, sehr individuell und jedes Produkt ist anders“, erläutert er weiter, während Manfred Fehrenbach von Eutect ergänzend anmerkt: „Man muss das Produkt sozusagen zum Sprechen bringen und dabei ausloten, welche thermischen Reaktionen zu erwarten sind und wie sich die Verteilung der thermischen Ereignisse am sinnvollsten vornehmen lässt, um höhere thermische Verbindlichkeiten reproduzierbar am Produkt abzubilden.“

Letztlich ginge es darum, den Blick fürs Detail zu schärfen, und zwar so: „Ganz empirisch-pragmatisch auf dem Punkt gebracht, durch Validierung und Betrachtung am Corpus Delicti.“ Das sieht Ronny Horn von Seho Systems differenzierter: „Wir sind bezüglich der Zeit manchmal etwas eingeschränkt. Der Prozess soll natürlich Durchsatz generieren, was beim selektiven Step-by-Step-Löten eine heikle Sache ist.“ Weil jede Lötstelle nacheinander zu bearbeiten sei, seien mehrere Vorheizstationen für die schonende Baugruppen-Erwärmung erforderlich. Das macht die Anlage entweder baulich lang oder der Prozess verlangsamt sich erheblich. „Schonendes Garen quasi mit nicht zu viel Übertemperatur kostet eben Zeit.“

Da schüttelt Jürgen Friedrich von Ersa den Kopf: „Ich muss die Baugruppe aufheizen, jedoch hat jedes Prozessfenster eine obere Grenze. Und diese wird von den Bauteilen festgelegt. Hier sehe ich ein riesiges Problem, da viele Bauteilehersteller keine Angaben hierzu machen.“ Er moniert, dass es beispielsweise für bestimmte Stecker hinsichtlich der Lötwärmebeständigkeit keine Angaben gibt. „Und das heißt genau genommen, dass der Anwender erstmal das Bauteil qualifizieren muss, damit er weiß, wie hoch er das heizen kann.“

Dem pflichtet Thomas Mückl von Zollner Elektronik bei: „Richtig. Es ist teilweise ein Problem, dass man diese Prozessdaten nicht bekommt. Ich habe aber auch noch ein anderes Problem: Die unterschiedlichen Bauteilespezifikationen haben Auswirkung auf die Badtemperatur, diese müsste bei vielen THT-Bauteilen auf 260 °C begrenzt werden. Manche Lotlegierungen oder die thermische Masse einer Baugruppe erfordern aber eine Badtemperatur, die über der Spezifikation der Bauteile liegt. Gleichzeitig muss ich aber nachweisen, dass das Bauteil durch eine erhöhte Badtemperatur nicht geschädigt wird.“ Was bedeutet dies? Korrekterweise müsste die Temperatur über die gesamte Lötstrecke direkt am Bauteil gemessen werden, zum Beispiel am Beinchen. Doch dieser Messpunkt kann zu leichten Temperaturverlusten führen, weshalb neben dem „Messen am Bauteil“ eine Qualifizierung für die Langzeitzuverlässigkeit erforderlich ist.

Hingegen hat Michael Hannusch von Hannusch Industrieelektronik oft mit dem Gegeneffekt zu kämpfen. „Messen und Validieren ist mit Sicherheit richtig und gut. Aber wir haben oftmals die Problematik, dass der Kunde 10 Musterboards mitbringt und schnelle Ergebnisse fordert.“ Bereits beim ersten Board gelte es, „irgendwo im Zielareal zu landen, beim zweiten Board sollte es lediglich leichte Verbesserungen geben und ab dem dritten muss ein stabiler Prozess bereits greifen.“ Der Zeitdruck sei enorm, weshalb er einräumt: „Wir müssen auf unsere langjährige Erfahrung zurückgreifen.“

Physikalische Grenzen ausloten

Da stellt sich schnell die Frage, welche Verfahren des selektiven Lötens sich am besten für die Leistungselektronik eigenen. Im Rahmen des vom BMWi geförderten Forschungsprojekts „Prozessoptimierung beim Selektivlöten für Anwendungen in der Leistungselektronik“ wurde genau dieser Frage nachgegangen. Dabei wurden verschiedene Selektivlötverfahren auf ihre Eignung zur Verarbeitung von THT-Komponenten auf Dickkupferleiterplatten untersucht.

SMT2019_51_MK2_3653_web

Kreativ als Problemlöser: Da schieden sich die Geister. Immerhin lässt sich die Physik nicht einfach aushebeln, wenngleich die Grenzen immer wieder neu ausgelotet werden müssen. Mesago/Mathias Kutt

Helge Schimanski vom Fraunhofer ISIT hat das Forschungsprojekt betreut: „Letztendlich lässt sich sagen, dass wir den größten positiven Einfluss durch Einbringen zusätzlicher Wärmeenergie in Form einer Oberheizung haben. Ich kann die Lötwellentemperatur erhöhen, ich kann die Prozesszeiten verlängern, aber den größten positiven Einfluss bekomme ich, wenn ich meine Baugruppe auf eine höhere Basistemperatur bringe, um dadurch den Sprung bis zum Aufschmelzen des Lotes in der Lötstelle und Erwärmen der Fügepartner bis zum Benetzen möglichst klein zu halten.“

Zum Einsatz kam ein vierlagiges Testboard mit typischen Komponenten der Leistungselektronik und bis zu 1 mm Gesamtkupferstärke. Daran wurden für die Verfahren automatisches Kolbenlöten, Laserlöten und selektives Wellenlöten Lötparameter und Prozessgrenzen erarbeitet. Der Einfluss verschiedener Wärmefallen wurde hierbei mittels Temperaturmessungen und Serienlötversuchen herausgearbeitet. Zweifelsfrei ermittelt wurde, dass das selektive Wellenlöten für anspruchsvolle Baugruppen aus dem Bereich der Leistungselektronik geeignet ist. Die Ergebnisse sind in eine Anwendungsempfehlung geflossen und die Lötverbindungen wurden nach den Vorgaben der IPC-A-610 bewertet. „Durch ein paar Layoutvariationen konnten wir auch herausarbeiten, dass in dem Moment, wo sich im Layout Fehler wie etwa eine vollflächige Anbindung einschleichen, man noch so viel an den Anlagenparametern drehen kann; da hat man letztendlich verloren.“

Jürgen Friedrich von Ersa stellte ergänzend dazu das derzeit am FAPS mit 11 Unternehmen aus der Elektronikfertigung durchgeführte Forschungsprojekt SiWOLAK vor. Das Akronym steht für „Thermische Simulation von Wellen- und Selektivlötprozessen zur Optimierung des Leiterplattendesigns und der Anlagenparameter für IPC-konforme Kontaktierung von THT-Bauelementen“ und hat die rechnergestützte Beurteilung von Leiterplattendesigns zur Unterstützung im Entwicklungs- und Fertigungsprozess zum Ziel.

Durch Versuche und thermische Simulation werden zunächst einzelne Lötstellendesigns modelliert, um die Einflüsse der Geometrieparameter, wie Kupferlagendicke und Wärmefallengeometrie, zu untersuchen. Zusätzlich werden durch Variation der Prozess- und Materialparameter weitere wichtige Einflussfaktoren abgebildet. „Auf Grundlage dieser Erkenntnisse kann dann eine Softwareanwendung entwickelt werden, mit Hilfe derer eine Design-Beurteilung und Prozessparameterabschätzung auf Grundlage übergebener Daten wie CAD- und Gerberdaten vorgenommen werden kann. Damit ist es dann möglich etwa den Einfahrausschuss zu verringern und die Fertigungsqualität zu verbessern“, ist sich Friedrich sicher.

Ist THT wirklich ein Auslaufmodell? Mehr dazu auf der nächsten Seite.

THT vs. THR: Ist THT ein Auslaufmodell?

Die Idee THT- und SMT-Komponenten in einem Arbeitsgang zu verarbeiten, ist nicht neu. Bei der Technologie Pin-in-Paste, oder auch THR (=Through-hole-reflow) genannt, werden bedrahtete Bauelemente im Reflow-Prozess verarbeitet. Die bedrahteten Bauteile müssen allerdings für die hohe thermische Belastung im Reflowprozess die erforderliche Lötwärmebeständigkeit aufweisen.

Podiumsdiskussion von Productronic auf der SMTconnect 2019

Der Generationswechsel ist ein häufig unterschätztes Thema: Die alteingesessenen Entwickler haben das Know-how und wissen, wie sie komplexe Baugruppen richtig designen müssen. Aber ein Wissenstransfer an die Youngsters erfolgt meist nicht. Mesago/Mathias Kutt

Thomas Mückl von Zollner winkt hinsichtlich der Großserienverarbeitung ab: „Ich glaube, THR ist eine Nischenanwendung, da die Temperaturen der Bauteile einen limitierenden Faktor darstellen, ebenso wie die erforderliche Lotmenge beim Pastenauftrag im Schablonenprozess.“ Mitunter sind Preforms notwendig, um zufriedenstellende Resultate erzielen zu können.

Das will Jürgen Friedrich von Ersa so nicht stehen lassen: „Man muss zwischen Consumer- und Industrieelektronik differenzieren. Wir haben einen Kunden, der in großen Massen Fernseher und Monitore produziert. Neben SMDs werden THT-Komponenten ausschließlich in THR-Technologie verlötet und oftmals mit niedrigschmelzenden Zinn-Wismut-Loten.“ Mit „alles“ meint Friedrich zum Beispiel auch bedrahtete Steckbuchsen. „Dadurch fällt der selektive Lötprozesse komplett weg, weil die gesamte Fertigung auf diesen THR-Prozess optimiert wurde.“

Klar steht da eine große Einkaufsmacht dahinter, die in der Form in der Industrieelektronik nicht zu finden ist. Das seien spezielle Einsatzbedingungen, gibt Thomas Mückl von Zollner zu bedenken: „Mainstream sind bei uns in der hiesigen Elektronikfertigungslandschaft Zinn-Silber-Kupfer-Lote. Und an den hohen Temperaturen im Reflowofen scheitern bisher die Bemühungen, diesen Prozess massentauglich zu machen.“ Womit der Selektivlötprozess nach wie vor seinen Platz im Fertigungsprozess elektronischer Baugruppen hat und diesen hierzulande in der Elektronikfertigung vermutlich auch noch weiter ausbauen wird.

 

Marisa Robles

Chefredakteurin Productronic

Kostenlose Registrierung

Der Eintrag "freemium_overlay_form_all" existiert leider nicht.

*) Pflichtfeld

Sie sind bereits registriert?