Eckdaten
Integrierte FET-Abwärtsregler wie der ISL8002B ermöglichen eine einfache Spannungsverfolgung beim sequenzierten Hoch- und Herunterfahren von Versorgungsschienen. Fast jede Anforderung hinsichtlich der Spannungsverfolgung lässt sich mit einem der in diesem Artikel beschriebenen Schaltkreise erfüllen.
Der folgende Beitrag beschreibt verschiedene Möglichkeiten der Ausgangsspannungsverfolgung (Tracking) und Sequenzierung bei FPGAs oder Mikroprozessoren, die ein korrektes Hoch- und Herunterfahren empfindlicher Systeme mit mehreren Versorgungsschienen ermöglichen. Eine ratiometrische und zufällige Einstellung verhindert dabei das Biasing oder die Überlastung der internen ESD-Diode (elektrostatische Entladung) eines FPGA bei steigenden oder fallenden Ausgängen. Damit verbessert sich die Zuverlässigkeit, was entscheidend für die Produktivität und Verfügbarkeit zahlreicher Einrichtungen wie Infrastrukturen und industrielle Fertigungssysteme ist.
Bild 1: Blockdiagramm eines FPGA-Eingangs.Intersil
Systemkonfiguration
Bild 1 zeigt einen gängigen Schaltungsaufbau mit einem FPGA. Zwischen der Eingangsschiene mit höchster Spannung (3,3 V) und der darauf folgenden Schiene (2,5 V) finden sich Back-to-back-ESD-Dioden, die als interne Schutzschaltkreise dienen. Eine weitere Anordnung von Back-to-back-ESD-Dioden befindet sich zwischen der zweiten und dritten (1,8 V) Eingangsschiene.
Bild 2: Start-up-Signalform der 3,3-V-Schiene und Pre-Biasing der 2,5-V-Schiene.Intersil
Angenommen, die Schiene mit der höchsten Eingangsspannung (3,3 V) wird zuerst, also vor allen anderen Schienen, hochgefahren, dann erfolgt ein Pre-Biasing der 2,5-V-Ausgangsschiene auf etwa 1,9 V und der 1,8-V-Schiene auf 1,2 V. Auf ähnliche Weise nimmt die 1,8-V-Schiene ein Pre-Biasing der 2,5- und 3,3-V-Schiene vor, fährt man diese zuerst hoch. In beiden Fällen müssen die ESD-Dioden während des Vorgangs Strom durchleiten. Bild 2 verdeutlicht die Spannungen der 3,3-V-Eingangsschiene und des Signals, das vor der Aktivierung an die 2,5-V-Schiene gesendet wird. Der Ladestrom durch die ESD-Dioden hängt von der Anstiegsgeschwindigkeit, den Ausgangskapazitäten der 2,5-V-Schiene und von der Last ab. Das gleiche Start-up-Szenario führt bei der 1,8-V-Schiene zu ähnlichen Spannungen.
Bild 3: Start-up-Signalformen der 3,3- und 2,5-V-Schienen.Intersil
Jede Stromdurchleitung bei der ESD-Diode beeinträchtigt deren Zuverlässigkeit. Bild 3 zeigt, was mit den 3,3- und 2,5-V-Schienen geschieht, wenn die 2,5-V-Eingangsquelle nicht über ein Pre-Biasing vorgespannt wird. Die internen ESD-Dioden des FPGA werden beim Hochfahren der 2,5-V-Schiene stark belastet. Eine Stromquelle, die ein Hochfahren mit Vorspannung unterstützt, verhindert das Problem und vermeidet unerwünschtes Blockieren (Latch-up). Abwärtsregler mit korrekt konfigurierter Ausgangsleistungsverfolgung stellen sicher, dass alle Versorgungsschienen eines Systems einem richtigen Softstart unterzogen werden und verhindern ein Durchleiten der ESD-Dioden. Diese einfache Maßnahme verbessert die Zuverlässigkeit und vermeidet ein unvorhergesehenes Latch-up der Systemleistung.
Bild 4: Anwendungsschaltplan für den ISL8002B.Intersil
Integrierte FET-DC/DC-Wandler
Bild 4 zeigt den Schaltkreis eines 2-A-DC/DC-Wandlers mit 2,7 bis 5,5 V Eingangsspannung. Nur wenige externe Bauteile sind erforderlich, darunter Widerstände, Kondensatoren und eine Induktivität. Der Wandler enthält die Kompensationsschaltkreise und die Leistungs-MOSFETs, um ein robustes Design, minimale Bauteilanzahl und einen hohen Wirkungsgrad von bis zu 95 % zu garantieren.
Pin 5 des Wandlers bietet Softstart (SS) und Ausgangsverfolgung (TR). Aktiviert man diesen Anschluss (high), stellt sich die Softstart-Zeit intern auf 1 ms ein. Mithilfe externer Bauteile lassen sich verschiedene Softstart-Szenarien umsetzen. Bild 5 beschreibt, wie sich mit der SS/TR-Funktion eine externe Softstart-Zeit einstellen lässt.
Bild 5: Externe Konfiguration der Softstart-Zeit.Intersil
Dabei verändert man einfach den Softstart-Widerstand RSS und -Kondensator CSS. Die entsprechende Beziehung ist in folgender Gleichung dargestellt:
- CSS ≈ (1,7 · VIN · TSS) / RSS
Die Softstart-Funktion lässt sich auch zur Verfolgung anderer Ausgänge konfigurieren. Bild 6 zeigt eine ratiometrische Verfolgung von Vout1 bis Vout2. Zusätzlich lassen sich beide SS/TR-Anschlüsse verbinden, um die beiden Ausgangspannungen zu zwingen, gleichzeitig anzusteigen. In ähnlicher Weise verfolgt die Abschaltfunktion beide Spannungen gegenseitig ratiometrisch (wie bei der Softstart-Zeit in Gleichung 1).
Bild 6: Ratiometrische Verfolgung von Vout1 bis Vout2.Intersil
Eine zufällige Verfolgung lässt sich wie in Bild 7 dargestellt realisieren. Dazu fügt man einen Widerstandsteiler hinzu, der das gleiche Verhältnis wie sein Ausgangsspannungserfassungsteiler in der Rückkopplungsschleife aufweist. Alle Ausgangsspannungen steigen dann mit der gleichen Spannung und Anstiegsgeschwindigkeit entsprechend der Hauptschiene an. Die Schiene mit der höchsten Spannung dient als Vorgabe für alle anderen Ausgänge. Jeder Ausgang teilt sich, sobald er seinen Regelpunkt erreicht. Werden alle Ausgangsschienen geregelt hoch- und heruntergefahren, lässt sich das Durchleiten oder Forward-Biasing der in Bild 1 dargestellten internen ESD-Dioden verhindern. Am wichtigsten ist, dass diese Technik die Zuverlässigkeit nicht beeinträchtigt sowie einen Latch-up oder einen Systemausfall verhindert.
Bild 7: Zufällige Verfolgung von Vout1 auf Vout2.Intersil
Für beliebig viele Versorgungsschienen
Die hier beschriebenen Schaltkreiskonfigurationen sind nicht auf zwei Regler begrenzt. Sie können für jede beliebige Zahl von Versorgungsschienen in einem System dienen. Dafür muss man lediglich alle SS/TR-Anschlüsse für eine ratiometrische Verfolgung miteinander verbinden. Alternativ lässt sich ein Widerstandsteiler zum Einstellen einer zufälligen Verfolgung verwenden. Sowohl die ratiometrische als auch die zufällige Spannungsverfolgung verhindern unnötige Belastungen der ESD-Dioden, was die Gesamtzuverlässigkeit des Systems erhöht.
Tu Bui
(ah)
