Die FPGAs von Intel sollen es ermöglichen, flexible und leistungsstarke Beschleuniger zu entwickeln. Einer der Teilnehmer am Early-Access-Programm ist VMware. Der Baustein wurde entwickelt, um wichtige Funktionen zu kombinieren, die die Beschleunigung von Workloads in der Cloud und in Unternehmen zu erhöhen, wenn diese mit Rechenzentrumslösungen aus dem Portfolio von Intel zum Einsatz kommen. Laut Herstellerangaben bietet kein anderes FPGA derzeit diese Kombination von Features für Server-Designs, die auf zukünftigen, ausgewählten Xeon-Scalable-Prozessoren basieren.

Das Stratix-10-DX-FPGA unterstützt die vierte PCIe-Generation und bis zu 4 TByte nichtflüchtigen Speicher pro Baustein.

Das Stratix-10-DX-FPGA unterstützt die vierte PCIe-Generation und bis zu 4 TByte nichtflüchtigen Speicher pro Baustein. Intel

Das Stratix-10-DX-FPGA mit neuen Schnittstellen beinhaltet die Option, ausgewählte Optane-DC-Persistant-Speicher-DIMMs zu unterstützen. Die Bauelemente erhöhen die Bandbreite und bieten eine kohärente Speichererweiterung und Hardwarebeschleunigung für Xeon-Scalable-Prozessoren. In Rechenzentren kommen zunehmend Hardwarebeschleuniger wie FPGAs zum Einsatz, besonders wenn die Serversysteme Netzwerke betreiben und Cloud-basierte Anwendungen wie das Training künstlicher Intelligenz oder datenbankbasierte Workloads mit hoher Rechengeschwindigkeit bearbeiten.

Die effektive Leistung von Hardwarebeschleunigern hängt stark von der Kommunikationsbandbreite und der Latenzzeit zwischen einer oder mehreren Server-CPUs, dem verfügbaren Systemspeicher und dem angeschlossenen Beschleuniger (GPU, FPGA oder anwendungsspezifische Standardprodukte) ab. Durch die Umleitung bestimmter Aufgaben auf Beschleuniger sind mehr CPU-Kerne verfügbar, um an anderen Workloads mit höherer Priorität zu arbeiten, was die Effizienz des Betreibers des Rechenzentrums erhöht.

Die UPI-Schnittstelle soll in Kombination mit zukünftigen Xeon-Scalable-Prozessoren eine um 37 Prozent niedrigere Latenzzeit liefern und dabei die Gesamtsystemleistung durch kohärente Datenbewegungen und eine theoretische Spitzenübertragungsrate von 28 Gbit/s verbessern. Die PCI-SIG-konforme Gen4-x16-Schnittstelle soll eine theoretische Spitzen-Datenbandbreite von 32 Gbit/s liefern. Damit erhöht sich der Durchsatz bei Rechenzentrumsapplikationen beinahe auf das Doppelte. Dei Speichersteuerung des Bausteins unterstützt bis zu acht Optane-DC-Speicher-DIMMs pro FPGA (bis zu  TByte nichtflüchtiger Sspeicher). Weiterhin bietet das FPGA Ethernet mit 100 Gbit/s, HBM2-Speicherstacks sowie ein Quad-Core-ARM-Cortex-A53-Prozessor-Subsystem mit Peripheriegeräten.