Prozessoren, 5G, Sensoren – Highlights von der ISSCC 2018

44 Prozent der akzeptierten Paper auf der ISSCC 2018 wurden von Entwicklern aus Amerika, 39 Prozent aus Asien und 17 Prozent aus Europa beigesteuert. Am stärksten vertreten waren dabei Universitäten und andere akademische Einrichtungen mit 60 Prozent akzeptierter Beiträge, gefolgt von der Industrie mit 27 Prozent. Die ISSCC deckt thematisch das volle Spektrum von Design-Ansätzen und fortgeschrittenen, technischen Entwicklungen aus den Bereichen Kommunikations-, analoge und digitale Systeme sowie vorausschauenden Entwicklungen ab, die ihre Marktreife erst in drei oder mehr Jahren erreichen.

Innovation in der Halbleiterindustrie – aber wie?

Den Auftakt zur Konferenz machte der Plenarvortrag von Analog Devices‘ President und CEO Vincent Roche, der die Frage in den Raum warf, wie die Halbleiterindustrie in Zukunft Innovationen generieren wird – ist sie es doch, die die Grundlage dafür bildet, wie wir Menschen heute lernen, arbeiten und leben. Auch aufkommende Technologien wie Künstliche Intelligenz, maschinelles Lernen, virtuelle Realität sowie Unternehmen wie Facebook und Google sind abhängig von und Nutznießer der Innovationen der Halbleiterindustrie. Doch einer der Innovationstreiber, die Dennard-Skalierung, fand schon vor einem Jahrzehnt ihr Ende, als sich die Versorgungsspannungen der ICs nicht weiter senken ließen. Auch das Moor’sche Gesetz nähert sich hinsichtlich der Leistungsaufnahme der ICs, Quanten-Tunnel-Effekten und Limits bei der Lithographie rapide der Grenze dessen, was physikalisch und vor allem wirtschaftlich möglich und sinnvoll ist – betragen die Kosten für eine State-of-the-Art-Waferfabrik doch derzeit etwa zehn Milliarden US-Dollar. Roche: „Ist die Party vorüber, oder fangen wir gerade erst an?“

Bild 1: Um auch weiterhin innovativ zu bleiben, müsse die Halbleiterindustrie traditionelle Pfade verlassen und sich einer applikationsgetriebenen Sichtweise zuwenden, meinte Vincent Roche, CEO von Analog Devices, in seinem Plenarvortrag auf der ISSCC 2018. Analog Devices

Um weiterhin innovativ zu bleiben, sei laut Roche ein Umdenken erforderlich – weg von der klassischen Herangehensweise, Innovation allein durch Größe, Performance, Stromverbrauch und Kosten zu definieren. Sinnvoller sei zusätzlich eine applikationsgetriebene Sichtweise, also sich zu fragen, welches Problem einer Lösung bedarf und die dafür notwendigen Technologien zu entwickeln (Bild 1). Roche teilt diesen Ansatz in drei Bereiche auf: Die Weiterentwicklung von Technologien von More-Moore, über More-than-Moore hin zu Beyond-Moore, die eigene Expertise hinsichtlich relevanter Anwendungen der eigenen Technologien zu verbessern und sich der reellen Nachfrage besser anzupassen und schließlich einen Blick über den eigenen Tellerrand zu werfen und Innovation als die Schaffung eines Ökosystems zu verstehen. Hersteller müssten sich darüber klar werden, auf welchen technologischen Feldern sie die Führung übernehmen und in welchen sie durch Kooperation vorankommen können.

Was tut sich in den Bereichen Prozessoren, Bildsensoren, MM-Wave und 5G?

Prozessoren auf der ISSCC 2018

Bild 2: AMD stellte die Architektur seines Zeppelin-SoCs vor, einem Baustein für Serveranwendungen in 14-nm-FinFET-Technologie. AMD

Den Antrieb für die Weiterentwicklung von digitalen Prozessoren ist aktuell das ständige Wachstum an Cloud-to-Edge-Anwendungen. Hier geht der Trend hin zu steigenden Kernzahlen und dem Performance-Gewinn durch Etablierung der 14-nm-Technologie in Bausteinen für Server in Hyper-Scale-Datenzentren. Intel stellte auf der ISSCC 2018 beispielsweise seinen Skylake-SP-Xeon-Prozessor vor, eine CPU mit 28 Kernen und elf Metallisierungsebenen, hergestellt in 14-nm-Trigate-Technologie. Verbunden sind die Kerne über ein zweidimensionales Interconnect-Mesh-Fabric. Der Baustein verfügt außerdem über sechs DDR4-Kanäle mit 2667 GT/s pro Kanal (GT: Giga-Transfer), 10,4-GT/s-Prozessor-zu-Prozessor-UPI- sowie PCI-Verbindungen. AMD gab einen Einblick in die Architektur seines Zeppelin-SoCs, einem flexiblen Baustein für Multichip-Module für Serveranwendungen, aber auch für Mainstream- und High-End-Desktop-Anwendungen (Bild 2). Hergestellt in 14-nm-FinFET-Technologie bringt das SoC 4,8 Milliarden Transistoren auf einer Chipfläche von 213 mm² unter. Jeder Chip enthält acht x86-Kerne, 16 MB L3-Cache, Speicher und I/O-Controller.

MM-Wave und 5G

Bild 3: Bei dem von Broadcom vorgestellten Phased-Array-Transceiver ist jedes Element mit zwei Antennen verbunden, sodass die Lösung in 28-nm-CMOS-Technologie aus insgesamt 288 Antennen besteht. Broadcom

Millimeterwellen-Strahlformung und Full-Duplex-Techniken gewinnen zunehmend an Bedeutung für 5G und Funksysteme der nächsten Generation. Antennenarrays erlauben eine präzise Strahlformung und hohe Sendeenergie bei kompakten Abmessungen. Dabei ist die Skalierbarkeit des Arrays auf mehr als 100 Elemente notwendig, um die Reichweite von Transceivern mit > 60 GHz für drahtlose Backhaul-Anwendungen zu erweitern. Broadcom stellte einen Phased-Array-Transceiver vor, der sich von zwölf auf 144 Elemente skalieren lässt (Bild 3). Jedes Phased-Array-Element ist mit zwei Antennen verbunden, sodass die Lösung insgesamt aus 288 Antennen besteht. Hergestellt wird das SoC in 28-nm-CMOS-Technologie und eignet sich für den Funkstandard 802.11ad. Der Transceiver hat eine Sendeenergie von 51 dBm und unterstützt Scan-Winkel von 60° im Azimut und 10° in Elevation.

Auf der nächsten Seite geht es um die Bildsensoren von morgen

Bildsensoren

Bild 4: Die Global-Shutter-Pixel des von Microsoft vorstellten Bildsensors sind mit Abmessungen von 3,5 × 3,5 µm² die derzeit kleinsten bei höchster Auflösung bei ToF-Bildsensoren. Microsoft

Die Global-Shutter-Technik ermöglicht die simultane Aufnahme eines ganzen Bildes, während die Belichtung der Pixel beim Rolling-Shutter zeilen- oder spaltenweise erfolgt, was besonders bei sich bewegenden Bildern von Nachteil ist. Für High-Speed-Videoaufnahmen wird die Global-Shutter-Technik mit Backside-Illumination (BSI) und 3D-Stacking als auch mit Time-of-Flight-Sensoren (ToF) realisiert. Auf der ISSCC 2018 präsentierte Microsoft einen ToF-Sensor (1024 × 1024 Pixel) mit 3,5 × 3,5 µm² großen Global-Shutter-Pixeln (Bild 4). Der Sensor mit analogem Pixel-Binning wird von TSMC in einem 65-nm-1P8M-BSI-CMOS-Prozess hergestellt. Damit besitzt der Bildsensor von Microsoft die aktuell kleinsten Pixel bei höchster Auflösung bei ToF-Sensoren.

Sony stellte einen BSI-Global-Shutter-Sensor vor, bei dem jedes Pixel über einen integrierten ADC verfügt. Der Sensor mit 1,46 Megapixel ist der erste seiner Art, bei dem die 3D-Stacking-Technologie zum Einsatz kommt. Alle Pixel der mittels Cu-Cu-Bonding verbundenen Pixel-Level werden simultan durch einem 6,9 × 6,9 µm² großen 14-Bit-Single-Slope-ADC gewandelt, der einen Betriebsstrom von 7,74 nA aufnimmt.

Detailinfos zu ISSCC-Highlights aus dem Bereich SRAM von Samsung und aus dem Bereich Wireless (Imec, Renesas) finden Sie auch hier und hier.

(na)