Packaging von GaN-on-Si

In der Leistungselektronik ermöglichen die besonderen Materialeigenschaften von GaN den Betrieb von Schaltungselementen mit hoher Durchbruchspannung, großer Leistung und hoher Frequenz. Dabei überstehen sie hohe Betriebstemperaturen.

Alles das macht dieses Material besonders geeignet zur Fertigung von Schaltelementen der nächsten Generation, wie sie für elektrische Motoren, Leistungswandler oder DC/DC-Konverter erforderlich sind.

Allerdings ist die GaN-Technologie noch sehr kostspielig. Das verhindert ihre breite industrielle Akzeptanz. Ganz besonders gilt dies für GaN-basierte LED-Applikationen, wenn sie mit existierenden Beleuchtungstechnologien, etwa mit kompakten Fluoreszenz- (Leuchtstoff-) lampen (CFT), konkurrieren sollen.

GaN-LED-Fertigungsplattform

Imec geht diese Probleme dadurch an, dass die Fertigungsprozesse für GaN-LEDs und Leistungshalbleiter in Richtung einer Fertigungsplattform mit CMOS-ähnlichen Prozessen auf 8-Zoll-Si-Wafer weiterentwickelt werden. Das bietet Wettbewerbsvorteile gegenüber der Verarbeitung auf den traditionellen, kleineren Substraten mit 2, 3 oder 4 Zoll Durchmesser, wie sie heute im Gebrauch sind, etwa mit Saphir (für LEDs) oder dem sehr teuren SiC (für die HF- und Leistungselektronik).

Das Vergrößern des Waferdurchmessers in Richtung 8 Zoll erhöht die Produktivität und damit die Kosteneffizienz. Imec profitiert dabei auch von der langjährigen Beschäftigung und Know-how bei der hochvolumigen Si-Fertigung.

GaN-LED-Packaging

Kostensenkungen verlagern die Kostenbelastung auf den Packaging-Aspekt der GaN-on-Si-Bausteine. Für LED-Applikationen bedingt dies die Weiterverwendung und Umwidmung von Mainstream-Technologien wie Leadframe- und Wirebond-Packaging.

Kosteneffizienz ist jedoch nicht die einzige Bedingung. So erfordern GaN-on-Si-Bausteine für LED-Applikationen die Entfernung des Si-Substrats, da das Licht in Richtung des Substrats emittiert wird. Das erfordert die Entwicklung einer Technologie für den Substrat-Transfer, sodass die GaN-Schicht auf effektive Art und Weise gedreht und elektrisch verbunden werden kann.

Derartige Substrat-Transfers bedingen außerdem die Berücksichtigung thermischer Restriktionen. Die Wahl des sekundären Substrats/Gehäuses muss darauf basieren. Wafer-Level-Packaging und weitere fortschrittliche Technologien, wie Through-Si Vias (TSV), könnten dafür eine Lösung bieten: Sie könnten eine effektive Methode für den Substrat-Transfer bieten, und sie erlauben die Wafer-Level-Integration mehrerer Gehäuse-Komponenten.

Thermisches Verhalten, Zuverlässigkeit…

Wie bei LEDs sind die Schlüsselelemente von GaN-Leistungswandler-Bausteinen das thermische Verhalten der gewählten Gehäuselösung und die damit zusammenhängende Baustein-Zuverlässigkeit. So muss der thermische Widerstand des Gehäuses genügend niedrig sein, wenn die Vorteile auf der Die-Ebene auch auf der Modul-Ebene erhalten bleiben sollen. Beim Packaging von GaN-Leistungswandlern können somit auch die mit traditionellen, Si-basierten Leistungswandlern gewonnenen Erfahrungen genutzt werden.

Allerdings gibt es auch eine Reihe wichtiger Unterschiede. Der Wichtigste ist, dass Si-Bausteine vertikal aufgebaut sind. Das heißt, der Strom fließt von der Vorder- zur Rückseite. GaN-Bausteine hingegen sind planar, der Stromfluss verläuft also zwischen Drain und Source. Aus der Packaging-Perspektive bedeutet dies eine Reihe von Grenzwertbedingungen. Denn die gewählte Packaging-Methode sollte die elektrische Isolation der Rückseite des Bausteins erlauben. Ohne die Berücksichtigung dieser Einschränkung liegt die Durchbruchspannung um den Faktor 2 niedriger.

Die Gehäusekonstruktion sollte hohen thermischen Anforderungen genügen. Wirksame Wärmeableitung sorgt für niedrige Netto-Betriebstemperaturen des Bausteins und verbessert die Funktionalität. Die thermisch effiziente Auslegung des Gehäuses hilft auch bei der Verringerung der Bausteinabmessungen. Damit erleichtert sie die künftige Skalierbarkeit.

Wirebonding und Flipchip-Packaging

Bei der Wirebond-Variante des Gehäuses muss man, im Sinne der isolierten Rückseite, entweder einen elektrisch nicht leitenden Die-Attach verwenden oder das Gehäusesubstrat selbst muss eine genügend hohe dielektrische Isolation aufweisen. Der Einsatz nicht leitender Materialien führt zu schlechtem thermischem Verhalten. Der Einsatz metallischer Verbindungen, etwa von Lötanschlüssen, löst eventuell die thermischen Probleme, bedingt aber andere Einschränkungen im Hinblick auf den Typ des verwendeten Gehäusesubstrats.

Typisch für Si-Hochleistungs-Wandlerbausteine ist der Einsatz von Lötverbindungen in Kombination mit direkt gebondetem Kupfersubstrat (DBC). Eine solche Kombination kann gute elektrische und thermische Eigenschaften bieten, vorausgesetzt, das Design erlaubt einen floatenden rückseitigen Kontakt.

Ein DBC-Substrat besteht aus dicken Cu-Folien, die auf hoch temperaturfeste keramische Substrate laminiert sind. Die Präsenz eines großen wirksamen Kupfervolumens schafft eine gute thermische Charakteristik, und die Keramik sorgt für die notwendige dielektrische Isolation. Für die elektrischen Verbindungen lassen sich Al-Wirebonds einsetzen. Eine solche Gehäusekonstruktion kann sehr robust sein. Für Si-basierte Bausteine existieren umfangreiche Datensätze, um hochgradige Zuverlässigkeit zu gewährleisten.

Der Vorteil beim Einsatz der Flipchip-Gehäuseversion besteht darin, dass die Rückseite des Die nicht mit dem Substrat verbunden ist. Das lockert einige der Restriktionen bezüglich des Substrats. So können die I/O-Anschlüsse als Lötverbindungen ausgeführt werden. Das ergibt relativ kurze Stromwege. Für Si-basierte Leistungswandler ist die Verdrahtungslänge von Alu-Wirebonds kein Thema, da die Betriebsfrequenzen dazu nicht hoch genug sind. GaN-on-Si-Bausteine arbeiten potenziell bei Frequenzen bis zum 10- bis 20-fachen der mit Si verwendeten Werte. Deshalb können die kürzeren Flipchip-Verbindungen Vorteile bieten.

Ausreichende Wärmeableitung lässt sich dadurch sicherstellen, dass man eine Wärmesenke in der Rückseite vorsieht. Darüber hinaus verbessert der Einsatz von Redistributions-Layern mit dicker Metallisierung auf der Flipchip-Seite das thermische Verhalten, indem sie einen zweiten Wärmeleitpfad bilden. Allerdings existieren nur wenige Anwendungsdaten für derartige Konfigurationen. 

(hb)