Das auf den Symposien für VLSI-Technolgien und Schaltkreisen 2020 vom Imec vorgestellte deterministische Schreibschema für spannungsgesteuerte magnetische anisotrope Magnetspeicher (VCMA) mit wahlfreiem Zugriff (MRAM) macht das vorhergehende Lesen des Speichers vor dem Schreiben überflüssig. Dadurch wird das Schreib-Tastverhältnis des Speichers deutlich verbessert, was Schreibgeschwindigkeiten im ns-Bereich ermöglicht.

Ein kleines Offset-Magnetfeld (Bz,eff) sorgt dafür, dass die Schwellspannungen für die beiden Übergänge A-AP und AP-P unterschiedlich sind. Damit ist ein vorheriges Auslesen des MRAM überflüssig.

Ein kleines Offset-Magnetfeld (Bz,eff) sorgt dafür, dass die Schwellspannungen für die beiden Übergänge A-AP und AP-P unterschiedlich sind. Damit ist ein vorheriges Auslesen des MRAM überflüssig. Imec

Als zweite Verbesserung demonstrierten die Forscher eine realisierbare Schaltung ohne externes Feld für den VCMA-Schaltbetrieb. Beide Neuerungen befassen sich mit den grundlegenden Herausforderungen des Schreibbetriebs für VCMA-MRAMs und machen sie dadurch zu praktikablen Kandidaten für zukünftige Hochleistungs-Speicheranwendungen mit geringer Stromaufnahme. Der spannungsgesteuerte MRAM-Betrieb wurde kürzlich eingeführt, um den Stromverbrauch von Spin-Transfer-Torque-MRAM (STT-MRAM) – einer Klasse nichtflüchtiger, Hochgeschwindigkeitsspeicher mit hoher Dichte – zu senken. Während das Schreiben von STT-MRAM-Speicherzellen mittels eines Stromstoßes (der senkrecht in einen magnetischen Tunnelknoten injiziert wird) erfolgt, verwendet der VCMA-MRAM für seinen Schreibvorgang ein elektrisches Feld ( also eine Spannung), was weit weniger Energie verbraucht. Für das Umschalten vom parallelen (P) in den antiparallelen Zustand (AP) (oder umgekehrt) sind zwei Grundkomponenten erforderlich: ein elektrisches Feld (über die Tunnelbarriere), um die Energiebarriere zu überwinden, und ein externes Magnetfeld in der Ebene für das eigentliche VCMA-Umschalten.

Offset-Magnetfeld umgeht Vorlesen des Speichers

Imec hat nun zwei operationelle Herausforderungen gelöst, die bisher die Schreibgeschwindigkeit beziehungsweise die Produktion von VCMA-MRAMs begrenzt haben. Der langsame Schreibvorgang hängt mit der unipolaren Natur des VCMA-MRAM-Bausteins zusammen: Für den Übergang vom parallelen in den antiparallelen (P-AP) Zustand ist die gleiche Polarität des Schreibimpulses erforderlich wie für den Wechsel vom antiparallelen in den parallelen (AP-P) Zustand. Daher muss die Speicherzelle „vorgelesen“ werden, um ihren Zustand vor dem Schreiben zu kennen – eine Sequenz, die den Schreibvorgang erheblich verlangsamt. Das vorgestellte Schreibkonzeptvermeidet diese Notwendigkeit: Für die Übergänge A-AP und AP-P kommen unterschiedliche Schwellenspannungen zum Einsatz, indem ein Offset in der Energiebarriere erzeugt wird. Dieser Offset wird durch die Implementierung eines kleinen Offset-Magnetfeldes von beispielsweise 5 mT (Bz,eff) im VCMA-Stack-Design realisiert. Zusätzlich haben die Forscher eine magnetische Hartmaske auf dem magnetischen Tunnelübergang aufgebracht. Dadurch wird ein externes Magnetfeld während des Schaltens des VCMA überflüssig. Dies verbessert die Herstellbarkeit der Speicherbausteine.

Aktuell hat Imec gezeigt, dass diese Speichertechnologie in einer 300-mm-Infrastruktur herstellbar ist, was ihre Kompatibilität mit der CMOS-Technologie beweist. Ein zuverlässiges VCMA-Schalten ohne externes Magnetfeld bei 1,1 GHz wurde mit einer Schreibenergie von nur 20 fJ demonstriert. Der Speicher besitzt einen hohen Tunnelmagnetwiderstand von 246 Prozent und eine Lebensdauer von derzeit 1010 Zyklen.