Xilinx liefert die ersten Muster seiner FPGA-Serie Virtex-5 SXT in 65 nm-Technologie aus, die für Hochleistungs-DSPs optimiert ist. Mit der SXT-Plattform will Xilinx branchenweit eine neue Rekordmarke für DSP-Leistung setzen: 352 GMACs bei 550 MHz. Gegenüber bisherigen Bauteilen der 90-nm-Generation sind dafür 35 % weniger dynamische Verlustleistung nötig; außerdem ist es die erste DSP-optimierte FPGA-Familie mit integrierten seriellen Transceivern.

Die SXT-Plattform bietet auch anspruchsvollen DSP-Anwendungen einiges, die eine hohe I/O-Bandbreite benötigen, denn bis zu 16 serielle Transceiver RocketIO mit 3,125 Gbit/s unterstützen Industriestandard-Protokolle wie HD/SDI, CPRI/OBSAI, serielles RapidIO, PCI-Express und Gigabit-Ethernet. Die Logikdichte der Virtex-5 SXT-Baureihe reicht von 35 000 bis 95 000 Logikzellen und von 192 bis 640 dedizierten DSP48E-Slices.

Dabei bieten die Bauteile aber auch das größte Verhältnis von Speicher zu Logik, mit dem sich speicherintensive Funktionen für die Videoverarbeitung und bildgebende Verfahren der Medizintechnik realisieren lassen: Bis zu 10,3 Mbit Speicher gestatten eine Gesamtspeichertransferrate von 58 Tbit/s. Schon heute können Anwender mit ihren Designs beginnen, denn die Design-Software ISE 9.1i unterstützt auch die Virtex-5 SXT-Bauteile. 361ei0507