Bild 1: Das Entwicklungsboard enthält im PSoC mit Dual-CPU, unterstützt BLE, bietet viele Erweiterungsmöglichkeiten und hat CapSense an Bord.

Bild 1: Das Entwicklungsboard enthält ein PSoC mit Dual-CPU, unterstützt BLE, bietet viele Erweiterungsmöglichkeiten und hat CapSense an Bord. (Bild: Cypress)

| von Frank Behrens

Elektronische Geräte, die als IoT-Endknoten im Internet der Dinge (IoT) verschiedenartige Nutzdaten austauschen, fordern den Entwickler, eine schnelle und zuverlässige Kommunikation zu erschaffen – idealerweise drahtlos und energieeffizient, wie es Bluetooth Low Energy (BLE) ermöglicht.

Um den Entwicklungsaufwand gering zu halten, lohnt sich der Einsatz von Entwicklungskits, die als vorentwickelte, modulare und flexibel konfigurierbare IT-Systemlösungen einen schnellen Einstieg und zeitnahen Abschluss ermöglichen. Genau an diesem Punkt setzt das neue PSoC-Sortiment (Programmable System on Chip) an, denn es enthält wichtige Anpassungen, die auf IoT-Endpunkt-Anwendungen abzielen und die es von früheren Versionen abgrenzen.

Kompromiss aus Performance und Energiebedarf

Bild 1: Das Entwicklungsboard enthält im PSoC mit Dual-CPU, unterstützt BLE, bietet viele Erweiterungsmöglichkeiten und hat CapSense an Bord.

Bild 1: Das Entwicklungsboard enthält ein PSoC mit Dual-CPU, unterstützt BLE, bietet viele Erweiterungsmöglichkeiten und hat CapSense an Bord. Cypress

Der Begriff Leistung schließt zweierlei Eigenschaften ein, die gegenseitig konkurrieren und üblicherweise in einem Kompromiss enden. Die erste ist die elektrische Leistung in Watt, welche signifikante Auswirkungen auf die Batterielebensdauer des Gerätes hat und in Form von Verlustleistung aufgrund der Erwärmung des Prozessors diesen in seiner maximalen Rechenleistung beschränkt. Die zweite Bedeutung von Leistung ist die Performance, welche in der CPU-Geschwindigkeit zum Ausdruck kommt (MIPS, Million Instructions Per Second). Diese hat eine signifikante Auswirkung auf das Benutzererlebnis.

Das Problem ist, dass eine hohe CPU-Geschwindigkeit in der Regel eine größere elektrische Leistungsaufnahme bedeutet. Ein Lösungsansatz ist hier das von ARM entwickelte Big-Little-Konzept. Die besondere Architektur enthält auf einem PSoC zwei CPU-Kerne unterschiedlicher Leistungsfähigkeit. Je nach Bedarf kann das Betriebssystem während des Programmablaufs spontan zwischen einer CPU mit hoher Rechenleistung und einer kleineren CPU wechseln. Mit diesem Kunstgriff gelingt es ARM, beispielsweise die hohe Rechenleistung des Cortex-A15 von 3,5 DMIPS/MHz mit der niedrigen Energieaufnahme des Cortex-A7 zu verbinden.

 

Wie der Spagat zwischen Rechenleistung und Energieaufnahme gelingt und was das Kryptographiemodul leistet, erfahren Sie auf der nächsten Seite.

Der dritte Betriebsmodus macht den Unterschied

Die neue Architektur der PSoC-6-Familie bietet eine dritte Option an, womit der Spagat zwischen Rechenleistung und Energieaufnahme noch besser gelingt. Der PSoC 62 verfügt über eine ARM-Cortex-M4-CPU mit Gleitkommaeinheit und eine zweite, in der Rechenleistung schwächere Low-Power-CPU M0+.

Eckdaten

Einige Charakteristiken des Entwicklungskits CY8CKIT-062-BLE:

  • Dual-Core-PSoC 6 mit ARM Cortex-M4 / M0+ (150 / 100 MHz)
  • mit Bluetooth 4.2
  • Vierfach-SPI-NOR-FLASH-Speicher (512 MBit)
  • USB-Controller Typ C mit Power Delivery
  • Programmiergerät / Debugger PSoC-5-basiert (KitProg2)
  • CapSense Schieberegler, Tasten, Näherungssensor
  • Unterstützung für Li-Po-Akku
  • USB-C-Anschluss für den PC
  • Stiftsockel im Arduino-Format
  • Kontakte für Digilent Peripheriemodule (Pmod)

Die niedrige Rechenleistung ist bewusst gewählt: Eine CPU der PSoC-4-Serie bietet für viele Anwendungen allein schon ausreichend Performance. Im Gegensatz zur Big-Little-Architektur sind in der Sechser-Serie optional beide Kerne parallel verfügbar und so können sie die Arbeitslast effizienter untereinander aufteilen.

Alternativ kann das Betriebssystem die CPU mit höherer Rechenleistung nach wie vor abschalten und auf die kleinere CPU wechseln, wenn gerade weniger Prozessorleistung erforderlich ist. Mit dieser Implementierung verfügt die PSoC-6-Familie über echte asymmetrische Mehrkernprozessoren.

Kryptografiemodul sorgt für IoT-Sicherheit

Die Sicherheit ist im Internet of Things ein großes Thema. Datendiebstahl ist auf dem Vormarsch und kaum ein Monat vergeht, ohne dass eine große Firma wegen eines weiteren Verstoßes gegen die Datensicherheit in den Schlagzeilen ist. Hier besteht ein deutliches Verbesserungspotenzial.

Bei früheren Set-Top-Box-Designs, bei denen ein Großteil der Software und Hardware sicherheitsrelevant war, galt es Möglichkeiten für Hackerangriffe zu verhindern. Verstöße sind teuer und es wurde jede Anstrengung unternommen, um Gefährdungen maximal auszuschließen. Die primäre Verteidigungsstrategie bestand in einer Verschlüsselung des Flash- und Arbeitsspeichers. Das machte die CPUs individuell und geheim – entsprechend der Geheimhaltungsvereinbarung. Auch die PSoC-6-Architektur von 2017 zeigt noch einige Ähnlichkeiten zu früheren CPUs.

Bild 2: Mit einem 2,7-Zoll-E-ink-Display, inklusive PCM-Mikrofon, Bewegungs- und Temperatursensor, ergibt sich eine umfangreiche Entwicklungsumgebung für IoT-Endpunkt-Anwendungen.

Bild 2: Mit einem 2,7-Zoll-E-ink-Display, inklusive PCM-Mikrofon, Bewegungs- und Temperatursensor, ergibt sich eine umfangreiche Entwicklungsumgebung für IoT-Endpunkt-Anwendungen. Cypress

Die Serien PSoC 61, 62 und 63 enthalten ein Kryptografiemodul, damit der Code ohne Schlüssel nicht lesbar ist oder die Bausteine nicht booten können. Die Einmal-Sicherungen in der CPU erlauben nur ein einmaliges Programmieren des Chips, was eine Manipulation des Secure-Boots ummöglich macht. Auch ist es somit unmöglich, das System zu hacken oder schädlichen Code auszuführen.

Der vierfache SPI-Erweiterungs-Port erlaubt beispielsweise einen Execute-in-Place-Vorgang (XIP), der ohne eine kryptografische Routine jeden integrierten Sicherheitsmechanismus vollständig umgehen würde. Die Reihe PSoC 62 und 63 berücksichtigt diesen Umstand und arbeitet mit separat erhältlichen Kryptografie-Beschleunigerkarten. Damit ist ein Execute-in-Place auf sichere Weise möglich, negative Auswirkungen auf die vertraute Umgebung oder die Systemleistung sind damit jedoch ausgeschlossen.

 

Auf der nächsten Seite beschreibt der Artikel das BLE-Entwicklungskit im Detail und zeigt, wie der Schnelleinstieg gelingt.

Flexibel konfigurierbares BLE-Entwicklungskit

Das CY8CKIT-062-BLE-Pioneer-Kit ist ein Universal PSoC-6-Mikrocontroller-Entwicklungskit mit drahtloser Bluetooth-4.2-Konnektivität. Die Systemlösung unterstützt die Entwicklung der nächsten Generation von hochleistungsfähigen, hochsicheren, aber energiesparenden Anwendungen für das Internet der Dinge. Das Board ist erweitert mit einem 2,7-Zoll-E-Ink-Display, inklusive PCM-Mikrofon, Bewegungs- und Temperatursensor (Bild 2).

Für mobile BLE-Anwendungen, beispielsweise über ein Smartphone, ist für Apple-iOS- oder Android-Geräte die App Cysmart verfügbar. Ein entsprechender BLE-4.2-USB-Dongle ist im Lieferumfang des Kits enthalten, über den auch das Debuggen erfolgt.

Über GATT-Profile verbunden und per USB-C versorgt

Die Programmierung einer Kommunikation zwischen BLE-Geräten gestaltet sich einfach, wenn der Programmierer vordefinierte GATT-Profile (Generic Attribute Profile) verwendet. Damit ist die Implementierung eines einfachen Herzfrequenzsensors innnerhalb weniger Stunden möglich. Außerhalb der Grenzen eines GATT-Profils ist mehr Aufwand nötig. Hintergrundwissen zu BLE erhält der Anwender durch Tutorials zum PSoC-4-Kit. Diese sind auch für die BLE-Aspekte von PSoC 6 relevant.

USB-C kann besonders mit Hinblick auf die Kompatibilität Schwierigkeiten bereiten. Insbesondere bezüglich Power Delivery (PD) gibt es für USB-C sehr viele Konfigurationen und Normen. Damit gilt es, sich zuerst mit PD1, PD2 und PD3 zu beschäftigen, bevor der Fokus auf das Übertragen von Daten und auf die Anforderungen für High-Speed-Switching oder auf den AUX-Modus gelegt wird. Das Entwicklungsboard ist mit dem PD-Controller CYPD3126 ausgerüstet. Er gehört zur CCG3-Familie der Power-Delivery-ICs, die PD3 und auch Billboard-Support (AUX-Modus) beherrschen.

Analoge und digitale Signalverarbeitung an Bord

Die PSoC-6-Serie ist ein Micro-Front-End und hat flexibel konfigurierbare FPGA/CPLD- und Analog-Peripherie integriert. In unterschiedlichen Varianten unterstützen die Bausteine alle Annehmlichkeiten von PSoC 4 und 5, sowie sämtliche High-End-Geräte. Bei digitalen Designs erreicht die UDB-Einheit (Universal Digital Blocks, interner FPGA) eine deutliche Einsparung an zusätzlichen Bauteilen. Damit sind logische Operationen oder weitere erforderliche Timer oder Schieberegister einfach realisierbar.

Für die analoge Signalaufbereitung und -verarbeitung ist die integrierte analoge Fabric nutzbar. In vielen Designs ist damit nahezu keine zusätzliche Hardware mehr nötig und sogar Probleme mit Cap-Touch oder Cap-Sense gehören der Vergangenheit an.

Schnelleinstieg garantiert

Das Entwicklungsboard verfügt über verschiedene Demo-Konfigurationen. Dabei sind sowohl Touch- als auch E-Ink aktiviert, und wie bei allen Cypress Kits steht der gesamte Quellcode zur Verfügung. Nach der Installation der Kit-Dateien und des aktuellsten PSoC-Creators, lassen sich die Demos laden und starten.

Die PSoC6-Produkte richten sich an Anwendungen mit besonders hohen Anforderungen, in denen sich typische CPUs schwer tun würden. Mit der Dual-Prozessor-Architektur des PSoC 6 stellt der Chip eine komplette IoT-Lösung dar und bietet Datensicherheit, drahtlose Konnektivität per BLE sowie eine integrierte analoge und digitale Signalverarbeitung.

Frank Behrens

(Bild: Melexis)
PR & Advertising Manager Central Europe bei RS Components

(jwa)

Kostenlose Registrierung

Newsletter
Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?