Kleine Gate-Treiber-ICs für hohe Leistungsdichte und Zuverlässigkeit

Gate-Treiberschaltungen gewährleisten den sicheren und zuverlässigen Betrieb von kritischen Anwendungen in Rechenzentren. Sie sind daher von großer Bedeutung für die Steigerung der Prozessleistung sowie für die Verbesserung des Schutzes und der Robustheit der Systeme. Die Aktualisierung der Anwendungen bringt jedoch neue Herausforderungen mit sich, wenn beispielsweise die Leistungshalbleiter mit hunderten von kHz oder gar MHz betrieben werden und gleichzeitig schnelle Schalttransienten auftreten. Damit Rechenzentren auch in Zukunft zuverlässig arbeiten können, hat Infineon eine neue Generation der EiceDRIVER-2EDN-Produktfamilie vorgestellt: Zweikanalige Low-Side-Gate-Treiber-ICs mit 5 A Source/Sink-Ausgangsstrom werden jetzt auch in winzigen SOT23- und dünnen, unbedrahteten TSNP-6-Pin-Gehäusen angeboten. Die neuen Gehäuse ermöglichen eine vielseitige Platzierung, eine kleinere Grundfläche und optimierte Gate Drive Loops, wodurch die Schaltleistung in Anwendungen mit hoher Leistungsdichte verbessert wird.

Die neue EiceDRIVER-2EDN-Familie verfügt über eine verbesserte Ausgangsstufe mit aktiver Treiberspannungsbegrenzung und zeichnet sich durch eine geringe Leistungsaufnahme aus. Außerdem bietet sie eine kürzere Anlaufzeit der Unterspannungsabschaltung (UVLO), was für den Systemstart wichtig ist. Während des Systemstarts muss die Treiber-Vorspannung am VDD-Pin ansteigen, und der UVLO-Schutz soll verhindern, dass der MOSFET im linearen Modus läuft, wenn ein Modulationsschema auf den Gate-Treiber-IC angewendet wird. In einem generischen Gate-Treiber-IC wird das UVLO Output Clamping jedoch normalerweise mit einer passiven Schaltung implementiert (Bild 1, links). Die UVLO-Aktivierungszeit ist langsam, und in einigen Szenarien, wie zum Beispiel bei Mikrocontrollern (MCU) und Gate-Treibern, die von unterschiedlichen Spannungen versorgt werden, dauert die UVLO-Aktivierungszeit zu lang. Dies kann es zu mehreren unerwünschten VGS-Impulsen führen, bevor der Ausgang aktiv heruntergefahren wird.

Die Aktivierungszeit der passiven Clamping-Schaltung hängt von der internen RC-Zeitkonstante des Treibers ab – sie beträgt einige μs. Während dieser langen Aktivierungszeit wird der Ausgang oft nicht korrekt begrenzt, so dass der MOSFET aus dem Trioden-Bereich herausgetrieben werden kann. Um hier Abhilfe zu schaffen, wurde im EiceDRIVER 2EDN ein schneller und zuverlässiger aktiver Clamping-Mechanismus zur Verbesserung der Ausgangsstufe eingeführt (Bild 1, rechts). Der Mechanismus erkennt die Spannung am OUT-Pin und hält VGS in einem sicheren Low-Zustand, bis der UVLO-Schutz aufgehoben wird. Dadurch ist der Treiber in der Lage, beim Einschalten der VDD-Spannung des Treibers schnell zu reagieren und ein Schalten des MOSFETs zu verhindern, wenn niedrige VGS-Spannungen am Gate des Leistungsschalters anliegen.

Sobald die VDD-Spannungsversorgung des Treibers 1,2 V erreicht, wird der Active-Clamping-Mechanismus aktiviert, wobei der OUT-Pin innerhalb der Aktivierungszeit von etwa 20 ns aktiv auf einen sicheren OFF-Pegel heruntergezogen wird. Diese Reaktion ist wesentlich schneller als die RC-Zeitkonstante passiver Clamping-Mechanismen, die einige zehn µs oder mehr benötigen können.

Bild 2 vergleicht die Ausgangswellenformen von aktivem Clamping (EiceDRIVER 2EDNxx3x) mit den Wellenformen handelsüblicher Bauteile mit passivem Clamping in einem schwachen Pull-up-Zustand. Es wird deutlich, dass sich der EiceDRIVER 2EDNxx3x zuverlässiger verhält und die Ausgangsspannung während des VDD-Anlaufs auf einem sicheren niedrigen Niveau hält.

Das aktive Clamping der Ausgangsspannung verhindert auch ein Wiedereinschalten der MOSFETs. Das Wiedereinschalten kann aufgrund einer an die VGS gekoppelte Spannung auftreten, da bei hohen dV/dt-Transienten des Schaltknotens ein Offsetstrom durch die Miller-Kapazität C_gd fließt. Die Ausgangsstufe des EiceDRIVER 2EDNxx3x erkennt jedoch die schnelle Spannungstransiente und aktiviert umgehend den Active-Clamping-Mechanismus. Dadurch wird das Gate in einem sicheren OFF-Zustand gehalten, wenn VDD unterhalb der UVLO-Schwelle liegt.

Anlaufzeit bei UVLO

Während des Systemstarts oder bei der Wiederherstellung nach einem Stromausfall ist die Zeit t_START, die der Treiber benötigt, um den UVLO-Zustand zu verlassen, von entscheidender Bedeutung. Wenn sich das System aus einem UVLO-Zustand erholt und die MCU eine andere Versorgungsspannung als der Gate-Treiber-IC hat, kann die MCU PWM-Impulse an den Treiber senden, bevor der UVLO-Zustand aufgehoben wird. Dies kann dazu führen, dass mehrere Impulse teilweise oder vollständig ausbleiben, bis die Versorgungsspannung des Treibers über den Schwellwert (UVLO_ON) ansteigt.

Ausbleibende PWM-Impulse können zu asymmetrischen Leitungszeiten für die verschiedenen Schalterstellungen führen. Dies führt zu einer Asymmetrie der Schaltungsparameter und im schlimmsten Fall zu einer Sättigung der magnetischen Komponenten sowie zu unerwünschten Stoßströmen. Je länger die UVLO-Freigabezeit (t_START) ist, desto größer ist die Anzahl der fehlenden PWM-Impulse und desto größer ist die Asymmetrie. Der Clamping-Mechanismus muss daher schnell und präzise reagieren.

Bei den meisten erhältlichen Gate-Treiber-ICs beträgt die UVLO-Anlaufzeit 5 µs oder mehr. Die EiceDRIVER-2EDN-Gate-Treiber-ICs bieten dagegen eine UVLO-Startzeit (t_START) von typischerweise 1,8 µs. Dies führt zu einem sicheren Start des Wandlers und einem zuverlässigen Betrieb, da die Anzahl der PWM-Impulse bei der Freigabe des UVLO minimiert wird.

Der EiceDRIVER 2EDN ist in allen gängigen 8-Pin-Gehäusen erhältlich: DSO (SOIC), TSSOP und unbedrahtetes WSON. Um eine höhere Leistungsdichte zu ermöglichen, hat Infineon jetzt die  kompakten 6-Pin-Gehäuse SOT23 mit 2,9 × 2,8 mm² und das TSNP mit 1,5 × 1,1 mm² eingeführt. Das SOT23-Gehäuse spart im Vergleich zu seinem bedrahteten DSO-Pendant 73 Prozent der PCB-Layoutfläche, das TSNP-Gehäuse reduziert den Platzbedarf im Vergleich zum unbedrahteten WSON sogar um 81 Prozent. Diese Reduzierung der Gesamtgröße der Gate-Treiber-ICs kommt der Platzierung und der Layoutfläche zugute, insbesondere bei Anwendungen mit hoher Leistungsdichte. Außerdem wird eine optimale Platzierung der Gate-Treiber-ICs zur Minimierung der Länge der Drive loop ermöglicht.

So kann beispielsweise jeder EiceDRIVER 2EDN7534U, der im TSNP-Gehäuse erhältlich ist, mit parallelen Kanälen konfiguriert und direkt neben dem Gate-Pin der OptiMOS-Leistungs-MOSFETs platziert werden, so dass das Gate-Signal-Ringing minimiert und gleichzeitig die maximale Stromkapazität aufgrund genauer Timing-Spezifikationen verdoppelt werden kann. Das Anwendungsbeispiel in Bild 3 zeigt die Vorteile der Parallelschaltung der beiden Ausgänge. Dabei kann die synchrone Gleichrichterstufe in einem Hybrid-Switched-Capacitor-Converter (HSC) ohne Gatewiderstand betrieben werden, wodurch schnellstmögliche Schalttransienten erreichbar sind.

Durch die Verkleinerung sind die Bauteile auch in der Lage, auf einer kompakten Layout-Fläche von 8,5 × 17,5 mm² eine isolierte Bias Supply für SiC-MOSFETs und GaN-HEMTs zu liefern. Die beiden Ausgangsstufen könnten auch zur Ansteuerung eines Hochfrequenztransformators verwendet werden und liefern hunderte mW Leistung, wie sie von den meisten isolierten Bias Supplies zur Versorgung von Ausgangsstufen bei Floating-Gate-Treibern benötigt werden.

Bild 4 zeigt ein Beispiel für eine Schaltung zur Erzeugung von zwei isolierten positiven und negativen Bias Supplies mit dem EiceDRIVER 2EDN7533B in einem bedrahteten SOT23-Gehäuse. Die Ausgänge OUTA und OUTB sind als Vollbrückeninverter konfiguriert und treiben einen kompakten Hochfrequenztransformator (ICE XT04) mit geringer Kapazität zwischen den Wicklungen an. Der isolierte Gate-Treiber-IC und die Bias-Supply-Platine (KIT_1EDB_AUX_SiC) sind nur 8,5 × 17,5 mm² groß und eignen sich daher für die Platzierung in Hochvoltleistungsstufen mit hoher Dichte.

Zur Anpassung an verschiedene SiC-MOSFETs können unterschiedliche positive und negative Bias Supplies realisiert werden. Bei richtiger Trimmung der Schaltung sind +18V/-1V, +18V/-5V, +15V/-4V und +20V/-3V mit einer unipolaren 10-V-Eingangsspannung VIN_PRI möglich. Der gleiche Ansatz kann mit dem EiceDRIVER 1EDN für GaN-HEMT-Bauteile verfolgt werden. Die Platine enthält zusätzlich eine optionale Schaltung, so dass mit einem TL432-Shunt-Regler eine Spannungsregelung von 1 Prozent möglich ist. Darüber hinaus ist der Querschnitt der Platine so konzipiert, dass sie auf die Grundfläche eines isolierten DSO-8 Einkanal-Gate-Treiber-ICs, zum Beispiel dem EiceDRIVER 1EDB6275F, gelötet und als Tochter-Platine verwendet werden kann, um einen vorhandenen DSO-8 Treiber ohne isolierte Versorgung zu ersetzen. (na)