Bild 1: Vertical Power Delivery (VPD) platziert die Energie unterhalb des Prozessors, um die Energieverluste zu minimieren. (Bild: Vicor)
Die Prozessgeometrie von Halbleitern entwickelt sich rasant weiter, und wir arbeiten aktuell mit Workloads, die auf der Basis von 7 nm bis hinunter zu 3 nm Prozessknoten entwickelt werden. Mit immer kleineren Prozessknoten steigt die Stromdichte (Ionen/W), während die Spannungsschwelle entsprechend sinkt. Gegenwärtig sind Spannungen von etwa 0,7 V bis hinunter zu 0,5 V üblich, wobei die Dauerströme der zentralen ASIC-Schienen 1 kA überschreiten und kurzzeitig Spitzenströme von ca. 2 kA auftreten.
Wie und warum ändern sich die Leistungsanforderungen an moderne High Performance Computing (HPC)-Installationen?
In jüngster Zeit werden HPC-Designs, auf denen KI/ChatGPT läuft, vermehrt mit zusätzlichen GPUs, High-Speed-Link-Bausteinen und HBM-Speicherbänken (High-Bandwidth Memory) ausgestattet, was den Stromverbrauch des Compute Blades deutlich erhöht. In den letzten zehn Jahren ist der Stromverbrauch eines Compute Blades mit zwei Sockeln um den Faktor 2,5 gestiegen, von 1 kW auf 2,5 kW pro Blade. Dieser Anstieg erfordert einen hohen Eingangsstrom, insbesondere wenn die verteilten Stromschienen eine Spannung von < 48 V (typischerweise 12 V) aufweisen. Solche Systemdesigns benötigen auch einzigartige und hocheffiziente Wärmemanagementsysteme, um die Verlustwärme abzuführen und gleichzeitig kosteneffizient zu bleiben. Insgesamt stellen HPC-Installationen für die KI-Welt im Vergleich zu den einfacheren Hyperscale-Rechenzentren ein komplexes Problem dar, das gelöst werden muss.
Was sind die Probleme und Herausforderungen bei der Bereitstellung dieser Leistung?
HPC-Designs integrieren zunehmend mehr GPUs, Hochgeschwindigkeitsverbindungen und große Speicherbänke (HBMs), die alle einen erheblichen Stromverbrauch aufweisen. Diese Lasten bereitzustellen wird besonders anspruchsvoll, wenn sie hohe Strommengen in einer einzelnen Spannungsdomäne oder Stromschiene mit mehr als 1 kA Thermal Design Current (TDC) und ca. 2 kA Thermal Design Power (TDP) erfordern.
Die Industrie hat versucht, die Rechenelemente in Chiplets aufzuteilen, um den Strom auf der Hauptschiene über vier oder mehr Rechenelemente zu reduzieren. Aufgrund höherer Transistordichten und feinerer Geometrien sind die Ströme auf ein Niveau gestiegen, bei dem herkömmliche PWM-basierte mehrphasige Synchronisierbausteine Probleme mit dem Power Delivery Network (PDN) aufweisen.
In den meisten Anwendungen hat die Größe der HBMs zugenommen, wobei typischerweise mehrere HBM-Bänke mit Stromstärken von über 220 A verwendet werden. Die Signalintegrität und PDN-Probleme spielen eine entscheidende Rolle bei der Stromversorgung der HBM-Bänke. Dies führt zu Herausforderungen im PCB-Layout und der Platzierung der Stromversorgungskomponenten.
Hochgeschwindigkeitsverbindungen und Netzwerkkonnektivität bilden eine weitere Hochstromschiene im Bereich von 1 kA TDC, die ebenfalls störanfällig ist. Die Signalintegrität dieser Stromschiene erfordert strikte Layout-Regeln für Leistungskomponenten. Typischerweise bedeutet dies, dass die Stromversorgungskomponenten nicht an der Peripherie des ASICs auf der Oberseite der Leiterplatte platziert werden können. Vertikale Stromversorgungstechniken sind hier besser geeignet.
Welche Architekturen oder Technologien eignen sich zur Lösung dieser Probleme?
Die Kontrolle von PDNs stellt eine Herausforderung für HPC-Anwendungen dar und erfordert daher spezielle Stromversorgungstechniken mit geringen I²R-Verlusten, die eine maximale Stromzufuhr vom Wandler zur Last ermöglichen. Die gebräuchlichsten lateralen Stromversorgungsmethoden bringen verschiedene Herausforderungen mit sich, darunter eine größere PDN, Signalintegritätsprobleme bei rauschempfindlichen Lasten (HBMs und Netzwerk-/Hochgeschwindigkeitsverbindungen) und dv/dt-Probleme für das ASIC. Diese Anforderungen können durch eine Kombination aus lateraler und vertikaler Stromzuführung sowie durch rein vertikale Stromzuführungstechniken gelöst werden.
Welche Vorteile bieten diese Technologien für Server und deren Benutzer?
Diese Technologien bieten zahlreiche Vorteile. Ein Hauptvorteil liegt in der geringeren Komplexität des PDN, was zu niedrigeren Kosten und höherer Zuverlässigkeit führt, da weniger Komponenten benötigt werden. Dies ermöglicht auch eine verbesserte Signalintegrität und eine höhere Bandbreite für Verbindungen und Netzwerklasten, was wiederum die Genauigkeit der übertragenen Daten verbessert. Zusätzlich wird die höchstmögliche Leistungsdichte erreicht, was sicherstellt, dass die richtige Menge an Leistung auf kleinstem Raum verfügbar ist..
Welche Lösungen gibt es für diese Anforderungen?
Vicor bietet eine Reihe von Lösungen für die laterale Stromversorgung mit Current Multipliern, die direkt in der Nähe der Last platziert werden können, ohne dabei Signalintegritätsprobleme zu verursachen. Darüber hinaus bietet Vicor eine Kombination aus lateraler und vertikaler Stromversorgung, die das Beste aus beiden Welten vereint. Diese ermöglicht eine PDN, die fast um den Faktor 8 reduziert ist, bei gleichzeitig höherer Stromdichte im Vergleich zu rein lateralen Designs. Das Fundament sowohl für LPD (Lateral Power Delivery) als auch für VPD (Vertical Power Delivery) bildet die Factorized Power Architecture (FPA) von Vicor, die auf Stromvervielfachung basiert.
FPA zerlegt die Leistung in dedizierte Funktionen von Regelung und Transformation. Beide dieser Funktionen können individuell optimiert und eingesetzt werden, um eine Lösung mit hoher Dichte und Effizienz zu bieten.
Die vertikale Stromversorgung ist der heilige Gral für alle Hochstrom-ASICs mit GPUs, NPUs und anderen KI/ML-Workloads, bei denen es nicht möglich ist, Stromversorgungskomponenten an der Peripherie der ASICs zu verteilen. In Verbindung mit den Current Multipliern mit hoher Energiedichte der Vicor Corporation bietet diese Technologie die höchste Stromdichte in der Industrie, verbunden mit höchster Signalintegrität - ein entscheidender Faktor für diese Workloads. (bs)
