Der Margin-Tester TMT4 ist eine Option für eine frühe und häufige Bewertung des Zustands von Verbindungen auf Board- oder Systemebene während des Designs und der Validierung. (Bild: Tektronix)
Der Margin-Tester dient als spezialisiertes Testwerkzeug zur Entwicklung und Validierung von PCIe-Gen-3 und -Gen-4-Motherboards sowie Add-in-Karten. Er soll vollständige Validierungs- und Konformitätstestsysteme, die aus Oszilloskopen und BERTs bestehen, ergänzen, indem er es ermöglicht, Probleme früh im Designprozess aufzudecken, bevor eine eingehende Untersuchung mit herkömmlichen Geräten nötig ist. Durch eine Plug-and-Play-Einrichtung liefert er in wenigen Minuten Ergebnisse, für die bisher Stunden oder Tage erforderlich waren. Der Quick-Scan-Modus erlaubt die Bewertung des Zustands der Verbindungen für Gen-3- oder Gen-4-Geräte mit bis zu 16 Lanes innerhalb von Minuten. Weiter können in einem benutzerdefinierten Scan-Modus Gen-3- oder Gen-4-Geräte mit bis zu 16 Lanes über PCIe-Presets 0-9 (bis zu 160 Kombinationen) in weniger als 20 Minuten gescannt werden. Die Durchführung von Multi-Lane-Tests reduziert die Anzahl der für die Durchführung der Tests erforderlichen Verbindungswechsel. Eine vollständige Tx/Rx-Protokollfähigkeit erlaubt die Bewertung des Zustands von PCIe-Gen-3- und -Gen-4-Kommunikationstechnologien auf beiden Seiten der Verbindung in einem einzigen Modul. Die Sichtbarkeit von Link-Trainingsparametern gibt zusätzliche Erkenntnisse darüber, mit welcher Ausgleichung die Verbindung hergestellt wurde. Die Plattform unterstützt die meisten gängigen PCIe-Formfaktoren, einschließlich CEM, M.2, U.2 und U.3, mit Testmöglichkeiten von bis zu 16 Lanes über die PCIe-Presets 0-9, unter Verwendung eines einzigen Standardsteckers.
