Nachdem Kommunikations- und Rechenzentrumsanwendungen auf höhere Datenraten übergehen, um den rasch ansteigenden Anforderungen des Internetverkehrs gerecht zu werden, wird die Performance des Referenztakts der SerDes und damit die Performance der Oszillatoren immer wichtiger. Ist der Referenztakt-Jitter zu hoch, führt dies zu einer unzulässig hohen Bitfehlerrate (BER) im System, zu Datenverlust oder zu einem Ausfall der Systemkommunikation. Darüber hinaus erfordern 56G-PAM4-PHYs, 100G/200G/400G Ethernet und 100G/400G OTN (optische Transportnetztechnologie) einen vielschichtigen Frequenzmix, was die Komplexität des Timings zusätzlich erhöht.

High-Speed-Timing-Anforderungen

Bild 1: Timing-Anforderungen in der High-Speed-Kommunikation und von Rechenzentren.

Bild 1: Timing-Anforderungen in der High-Speed-Kommunikation und von Rechenzentren. Silicon Labs

Speziell für anspruchsvolle Hochgeschwindigkeits-Kommunikations- und Rechenzentrumsanwendungen hat Silicon Labs die Oszillatorfamilie Si54x Ultra entwickelt (Bild 1). Diese Hochleistungs-Oszillatoren gewährleisten eine Synthese jeder Frequenz bei einem sehr niedrigen Jitter von 80 fsRMS und sind als Baustein mit Standardmontagefläche und kleinem Formfaktor erhältlich. Eine optimierte Jitter-Marge und die Frequenzstabilität der Ultra-Serie ermöglichen es den Hardware-Designern vertrauensvoll zu entwickeln und die Produktentwicklung risikoärmer zu gestalten.

Eckdaten

Für Kommunikations- und Rechenzentrumsanwendungen mit hohen Datendurchsätzen bietet Silicon Labs eine neue Generation von Hochleistungs-Oszillatoren an.

  • Volldigitale Steuerung (DSPLL)
  • Niedriger Jitter von 80 fsRMS
  • Programmierbar von 200 kHz bis 1,5 GHz
  • Multifrequenz in einem Baustein
  • Interne Stromversorgungs-störunterdrückung (PSNR)
  • Signalgebungsformate LVDS, LVPECL, HCSL, CML, CMOS und Dual-CMOS
  • Betrieb von 1,8 bis 3,3 V

Bild 2 gibt einen generellen Überblick über die neue DSPLL-Architektur der Ultra-Familie der vierten Generation. Im Gegensatz zu herkömmlichen Oszillatorlösungen, die komplexe Serienfertigungsprozesse und verschiedene Quarze für unterschiedliche Frequenzen voraussetzen, kombiniert die Si54x-Architektur einen einfachen, hochwertigen Festfrequenzquarz und eine neue DSPLL-Generation zur Erzeugung jeder beliebigen Frequenz. Per Programmierung lässt der Baustein an die Zielfrequenz anpassen. Mit diesem innovativen Lösungsansatz ist die Si54x-Familie leicht für die individuellen Anforderungen der Massenproduktion jedes Kunden maßgeschneidert herstellbar. Die Bausteinserie unterstützt von 200 kHz bis 1,5 GHz sowohl Standard- als auch kundenspezifische Frequenzwerte.

 

Wie die DSPLL-Architektur der Ultra-Serie im Detail aussieht und warum sie besonders präzise und störfest ist, erfahren Sie auf der nächsten Seite.

Seite 1 von 3123