Tag: jitter

Diese Seite zeigt Artikel zu diesem Tag: jitter

Zeit- und Frequenzsteuerung richtig einsetzen

MEMS- oder Quarzoszillator: Alles hängt von der Anwendung ab

Eine präzise Frequenzregelung und Zeitsteuerung ist in der Elektronik unerlässlich. Beinahe jedes elektronische System hängt von einem Präzisionstaktgeber ab. Was sind die aktuellsten Technologien und worauf muss der Entwickler bei ihrem Einsatz achten?

Ron Stephens

7. June 2023

Für präzises Timing

Jitter analysieren und minimieren in mehrgliedrigen Taktbäumen

Je komplexer das Timing in einem elektronischen Design wird, desto schwieriger wird es, einen mehrgliedrigen Taktbaum zu implementieren. Jitter ist dabei eine der wichtigsten Timing-Spezifikationen. Wie lässt er sich analysieren und minimieren?

Mark Patrick

26. October 2022

Schwierige RTOS-Entwicklung

CPU Starvation, Jitter & Co: So lassen sich die 5 häufigsten RTOS-Entwicklungsfehler erkennen

Während ein Echtzeitbetriebssystems (Real-Time Operating System, RTOS) die Komplexität des Anwendungsquellcodes verringert, reduziert sich die inhärente Komplexität der Anwendung selbst jedoch nicht. Das macht es schwer die Anwendung zu validieren und zu debuggen.

Johan Kraft

19. February 2021

Messtipps für Oszilloskope

So lässt sich die Stabilität von digitalen Taktsignalen messen

Taktsignale sind der Herzschlag von eingebetteten Systemen und wichtig, um Zeitreferenzen aufrecht zu halten. Moderne Oszilloskope können die schwierigen Charakterisierungen und Verifikationen von Taktschaltungen entzaubern, wie folgende Beispiele zeigen.

Lee Morgan

19. March 2019

Vier-Pegel-Puls-Amplituden-Modulation (PAM4)

Rauschanalyse bei Symbolraten von 100G und höher

Der Artikel konzentriert sich auf Vier-Pegel-Puls-Amplituden-Modulation (PAM4) und erörtert die messtechnischen Herausforderungen dieses Modulationsverfahrens im Vergleich zur herkömmlichen NRZ-(PAM2)-Modulation. Die Betrachtungen lassen sich auf PAM8 oder PAM16 übertragen.

Rick Eads

13. June 2018

Vielen Herren dienen

Systemtakt erzeugen per programmierbarem Taktgenerator mit mehreren Ausgängen

Auf den heute sehr komplexen Systemboards finden sich sehr verschiedene digitale Bausteine mit teils recht unterschiedlichen Anforderungen an die Taktfrequenz. Jeder Baustein kann auch unterschiedliche Timing-Constraints aufweisen, um die Stabilität des Takts (Jitter) und der Taktperiode (Tastgrad) zu gewährleisten.

Baljit Chandhoke

18. March 2015

Wahlhelfer

Den richtigen PLL-basierten Takt-Oszillator finden

Für leistungsfähige Anwendungen wie FPGA- und Ethernet-PHY-Taktgebung zahlt es sich aus, den richtigen PLL-basierten Oszillator zu evaluieren und auszuwählen, um das Phasenrauschen und Jitterspitzen zu minimieren.

James Wilson

4. December 2014

Funk-Kommunikation

Redundanztechniken für Wlan

Funklösungen gelten noch immer als störanfällig und unzuverlässig. Insbesondere wenn unternehmenskritische Prozesse über Wlan gesteuert oder überwacht werden, stößt die drahtlose Übertragungstechnik oft an ihre Grenzen. Redundanztechniken wie das Parallel Redundancy Protocol (PRP) erhöhen Zuverlässigkeit und Verfügbarkeit.

Dr. Tobias Heer

5. March 2014

Funkempfänger

Referenztakt mit wenig Jitter für hohe Zwischenfrequenzen

Takt-Jitter, der beim Zwischenspeichern und Verteilen des Referenztakts in einem HF-Empfänger entsteht, schadet der Systemleistung. Der Jitter muss um so kleiner sein, je höher die Zwischenfrequenz (ZF) liegt. Da eine hohe ZF die Frontend-Filter vereinfacht, lohnen sich Taktbuffer-Verteilerbausteine, die den Jitter senken.

Michel Azarian

19. February 2014