Tag: layout

Was beim Balanceakt LVS-Verifikation beim Chipdesign hilft

Der Abgleich eines Chiplayouts mit dem ursprünglichen Schaltplan, die LVS-Verifikation, soll in komplexen Entwürfen Designfehler aufdecken. . Um die Designziele einzuhalten, sollten sich Zeitaufwand und Genauigkeit die Waage halten. Wie das gelingt.

Wael ElManhawy

9. April 2024

Netzteile als Grundlage elektronischer Schaltungen

Rezepte für optimales Schaltnetzteil-Layout

Ebenso wie bei einem hohen Gebäude an einem erdbebengefährdeten Standort, muss auch beim Schaltungsdesign auf ein gutes Fundament geachtet werden, damit die Langlebigkeit und Nutzbarkeit der Schaltung gewährleistet ist. Ganz gleich, wie großzügig oder bescheiden ein Haus ist, beginnen katastrophale Fehler stets mit den kleinsten Rissen. Am gefährlichsten sind die zunächst so unwichtig erscheinenden kleinen Risse im Fundament.

Bill Laumeister

11. February 2015

Tag: layout

Diese Seite zeigt Artikel zu diesem Tag: layout

Was beim Balanceakt LVS-Verifikation beim Chipdesign hilft

Rezepte für optimales Schaltnetzteil-Layout