Leistungsoptimierung kontra Debugfähigkeit Was beim Balanceakt LVS-Verifikation beim Chipdesign hilft Der Abgleich eines Chiplayouts mit dem ursprünglichen Schaltplan, die LVS-Verifikation, soll in komplexen Entwürfen Designfehler aufdecken. . Um die Designziele einzuhalten, sollten sich Zeitaufwand und Genauigkeit die Waage halten. Wie das gelingt. Wael ElManhawy 9. April 2024