Tag: pll

Diese Seite zeigt Artikel zu diesem Tag: pll

Systemtakt erzeugen per programmierbarem Taktgenerator mit mehreren Ausgängen

Auf den heute sehr komplexen Systemboards finden sich sehr verschiedene digitale Bausteine mit teils recht unterschiedlichen Anforderungen an die Taktfrequenz. Jeder Baustein kann auch unterschiedliche Timing-Constraints aufweisen, um die Stabilität des Takts (Jitter) und der Taktperiode (Tastgrad) zu gewährleisten.

Baljit Chandhoke

18. March 2015

Den richtigen PLL-basierten Takt-Oszillator finden

Für leistungsfähige Anwendungen wie FPGA- und Ethernet-PHY-Taktgebung zahlt es sich aus, den richtigen PLL-basierten Oszillator zu evaluieren und auszuwählen, um das Phasenrauschen und Jitterspitzen zu minimieren.

James Wilson

4. December 2014