Tag: takt

Diese Seite zeigt Artikel zu diesem Tag: takt

Den richtigen PLL-basierten Takt-Oszillator finden

Für leistungsfähige Anwendungen wie FPGA- und Ethernet-PHY-Taktgebung zahlt es sich aus, den richtigen PLL-basierten Oszillator zu evaluieren und auszuwählen, um das Phasenrauschen und Jitterspitzen zu minimieren.

James Wilson

4. December 2014

Funkempfänger

Referenztakt mit wenig Jitter für hohe Zwischenfrequenzen

Takt-Jitter, der beim Zwischenspeichern und Verteilen des Referenztakts in einem HF-Empfänger entsteht, schadet der Systemleistung. Der Jitter muss um so kleiner sein, je höher die Zwischenfrequenz (ZF) liegt. Da eine hohe ZF die Frontend-Filter vereinfacht, lohnen sich Taktbuffer-Verteilerbausteine, die den Jitter senken.

Michel Azarian

19. February 2014