FeFETs sind CMOS-kompatible Speicherlösungen, die auf der ferroelektrischen Kristallphase dotierten Hafniumoxids beruhen.

FeFETs sind CMOS-kompatible Speicherlösungen, die auf der ferroelektrischen Kristallphase dotierten Hafniumoxids beruhen. (Bild: FMC)

FeFETs von FMC ermöglichen es, CMOS-Logik-Transistoren in effiziente, nichtflüchtige Speicher umzuwandeln, egal ob es sich dabei um einen Planar-, Fin– oder Nanowire-Transistor handelt. Auch für die 22-nm-FDSOI-Technologie von Globalfoundries wurde die Umsetzbarkeit des Konzepts bereits gezeigt. FeFETs profitieren damit direkt von den massiven Investitionen und Innovationen, die zur Skalierung von Standard-CMOS-Prozessen bis hin zum 7-nm-Knoten und darüber hinaus führen.

Ein-Transistor-Speicher, die auf ferroelektrischem HfO2 basieren, bieten im Vergleich zu konkurrierenden, neuartigen Speicher-Lösungen wie MRAM (Magnetoresistives RAM), PCM (Phase-Change-RAM) oder RRAM (Resitive RAM) drei Hauptvorteile: Erstens weisen die FeFET-Speicher eine hohe Stromtreiberfähigkeit auf mit sehr schnellen Lesegeschwindigkeiten, während das effiziente Umschalten der Speicherzellen zu schnellem Schreiben bei extrem niedriger Leistungsaufnahme führt. Zweitens sind FeFET-Speicher ausnehmend robust gegenüber Umwelteinflüssen wie Magnetfeldern, Strahlung und extremen Temperaturen. Drittens basieren FeFETs auf High-k-Metall-Gate-CMOS-Basis-Technologien und können somit deren Skalierungsvorteile nutzen. Dabei lassen sich existierende Fertigungsanlagen nutzen und es sind keine zusätzlichen komplexen und teuren Fertigungsprozesse erforderlich.

FeFETs haben sehr hohes Marktpotenzial

„Unsere innovative nichtflüchtige Speichertechnologie adressiert die aktuellen und zukünftigen Anforderungen der Industrie, mit um den Faktor 1000 höherer Geschwindigkeit und 1000-fach geringerer Leistungsaufnahme als der derzeitige Standard, bei deutlicher Reduzierung der Herstellungskosten und effizienter Skalierbarkeit,“ betonte Dr. Stefan Müller, CEO von FMC. Das Unternehmen demonstrierte bisher Speicher-Arrays mit 28- und 22-nm-Strukturen und hat das Potenzial aufgezeigt, ihr Konzept selbst auf die neuesten CMOS-Technologie-Knoten zu skalieren. Wie hoch er selbst das Potenzial der FeFETs einschätzt, zeigt Stefan Müller mit der Aussage: „Wir wollen das ARM of Memory werden.“

Warum der FEFET tatsächlich Potenzial hat

Alternative oder sogenannte emerging Speichertechnologien gibt es viele, aber keine hat es bisher wirklich in die Massenproduktion geschafft. Mit jahrelanger Erfahrung in der Halbleiter-Prozessentwicklung sind mir die Hemmschwellen für die Einführung neuer Technologien in die laufenden Prozesslinien der Halbleiterproduktion nur allzu gut bewusst. Halbleiterhersteller tun sich schwer, ihnen unbekannte Materialien und Prozesse in ihre Linien aufzunehmen – zu groß ist die Angst vor Cross-Kontaminationen und dem damit verbundenen Yield-Verlust oder dem Ausfall von Produktionskapazitäten beim Einbringen neuen Herstellungs-Equipments in eine 24/7 laufende Fab – von den Kosten dafür ganz abgesehen. Sind für eine aufkommende Technologie darüber hinaus, wie beispielsweise bei der eFlash-Speicherzelle, etwa 15 zusätzliche Fotomasken notwendig, ist der Hersteller aus Kosten- und Komplexitätsgründen nur noch sehr schwer davon zu überzeugen, diese in seine Linie aufzunehmen. Keine dieser Hürden ist jedoch für den FeFET von Bedeutung. Mit der Einführung der High-k-Metal-Gate-Technologie am 45-nm-Technologieknoten hat sich HfO2 als High-k-Material im Gate-Stack in der Fertigung etabliert – und damit auch dessen Abscheidungsmethode ALD. Egal ob Globalfoundries, TSMC oder Samsung: das Material ist bereits in der Linie, das Equipment ist in der Fab – und es sind beispielsweise beim Planartransistor nur zwei zusätzliche Maskenebenen notwendig, um den Transistor in eine Speicherzelle umzuwandeln. Die HfO2-Schicht für den FeFET ist mit 9 nm nur etwas dicker als die 3-nm-Schichten im Gate-Stack; die Dotierung des Materials zur Herstellung der ferroelektrischen Kristallphase geschieht während der Abscheidung und der notwendige thermische Ausheilungsprozess gehört zum Standardrepertoire im Prozessflow. Mit dem FeFET scheint FMC tatsächlich über eine Technologie zu verfügen, die gute Chancen hat, in der Speicherbranche für einen Umbruch zu sorgen. (Dr.-Ing. Nicole Ahner)

Details zum Aufbau und Funktionsprinzip von FeFETs sowie Bilder zur Erläuterung der Technologie finden Sie auf der nächsten Seite.

Aufbau und Funktionsprinzip von FeFETs

Die Embedded-Memory-Technologie von FMC nutzt die ferroelektrischen Eigenschaften von kristallinem Hafniumoxid. Hafniumoxid – in seiner amorphen Form – ist das Gate-Isolatormaterial von CMOS-Transistoren vom 45-nm- bis zum 7-nm-Knoten und darüber hinaus. Die patentgeschützte Technologie von FMC macht es möglich, amorphes in kristallines, ferroelektrisches HfO2 umzuwandeln. Auf diese Weise lässt sich jeder Standard-CMOS-Transistor in einen ferroelektrischen Feldeffekttransistor (FeFET) – und damit eine nichtflüchtige Speicherzelle – umwandeln.

Bei einem FeFET ist die Polarisationsrichtung des Hafniumoxid-Materials nach einem positiven Gate-Write-Puls im Schichtaufbau nach unten gerichtet, so dass sich die Schwellspannung des Transistors verringert. Nach einem negativen Gate-Write-Puls ist die Polarisation dagegen nach oben gerichtet, die Schwellspannung wird erhöht. Zum Lesen der Speicherzelle wird eine Spannung zwischen der erwarteten unteren und oberen Schwellspannung angelegt, und es wird klar, ob der Transistor leitet (0 gespeichert) oder sperrt (1 gespeichert). Das Material behält seine jeweilige Polarisation auch dann bei, wenn keine Spannung anliegt und ist damit nicht-flüchtig. Für das Beschreiben des Speichers sind derzeit lediglich 2 bis 4 V notwendig, pro Bit liegt die notwendige Schreibenergie bei weniger als 1 fJ.  Die Schreibgeschwindigkeit liegt aktuell bei 10 ns, wobei das Material das Potenzial zeigt, die Schreibgeschwindigkeit auf unter 1 ns zu senken.

Design-Unterstützung

FMC unterstützt Halbleiter-Foundries beim Transistor- und Test-Chip-Design, der elektrischen Charakterisierung, der Qualifizierung der Speicher-Arrays und mit Technologie-Lizenzen. Zusammen mit seinen Foundry-Partnern bietet FMC eNVM-Makros für Fabless-IC-Design-Unternehmen, inklusive Dokumentation, Simulationsmodellen und Designdaten, die für die effiziente Integration in die Ziel-Designs notwendig sind. Darüber hinaus entwickelt und qualifiziert das Unternehmen Speicherlösungen, die hinsichtlich Funktionalität, Dichte, Formfaktor, Geschwindigkeit und Energieverbrauch auf kundenspezifische Anforderungen zugeschnitten sind.

 

Dr.-Ing. Nicole Ahner

Redakteurin elektronik industrie

Kostenlose Registrierung

Newsletter
Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?