Siemens-EDA_IC-Chip

Siemens und TSMC kooperieren, um Kunden bei der Optimierung von Design-, Engineering- und Fertigungsprozessen zu unterstützen. (Bild: Siemens)

Das Calibre-nmPlattform-Tool von Siemens für die Verifizierung integrierter Schaltkreise (IC) ist jetzt vollständig für den aktuellen N2-Prozess von TSMC zertifiziert. Dazu gehören die nmDRC-Software, die YieldEnhancer-Software, die Perc-Software und die nmLVS-Software.

Beide Unternehmen haben außerdem gemeinsam die mPower-Analogsoftware von Siemens für Elektromigration und IR-Drop (EM/IR) auf Transistorebene unter Verwendung des N4P-Prozesses von TSMC zertifiziert. So können gemeinsame Kunden die EM/IR-Signoff-Lösung von mPower auf eigene Analog- oder Hochfrequenzdesigns (HF) der nächsten Generation anwenden.

Der N4P, N3E und N2 Custom Design Reference Flow (CDRF) von TSMC funktioniert jetzt mit der Solido Design Environment Software von Siemens und ermöglicht so eine Verifizierung bei hohem Sigma. Darüber hinaus hat die Analog-FastSpice-Plattform von Siemens für die Schaltungsverifizierung von Analog-, RF-, Mixed-Signal-, Speicher- und kundenspezifischen Digitalschaltungen im Nanometerbereich die TSMC-Zertifizierung für die N5A-, N3E-, N3P- und N2-Prozesse der Foundry erhalten. Als Teil des CDRF-Flows für diese Prozesse unterstützt die Plattform jetzt die Technologie Reliability Aware Simulation von TSMC, die unter anderem die IC-Alterung und Selbsterhitzungseffekte in Echtzeit berücksichtigt.

Im Bereich der digitalen Implementierung wurde darüber hinaus die Place-and-Route-Lösung Aprisat für den N3E-Prozess der Foundry zertifiziert.

3DIC-Lösungen für 3DFabric-Technologien

Des Weiteren gibt es Fortschritte bei der Zertifizierung mehrerer 3DIC-Lösungen von Siemens für die 3DFabric-Technologien von TSMC. TSMC hat 3Dblox 2.0 mit der Calibre-3DStack-Software von Siemens für die physikalische Analyse und Schaltungsverifizierung zertifiziert. Diese Zertifizierung umfasst die Unterstützung von DRC- und LVS-Prüfungen innerhalb von Chiplets.

Darüber hinaus hat TSMC kürzlich eine Reihe von Tessent-3DIC-Lösungen zertifiziert, darunter Tessent Hierarchical DFT, Tessent Multi-Die mit verbesserten TAPs (Testzugangsports – IEEE 1838-konform), Unterstützung für native flexible parallele Ports (FPP) unter Verwendung von Streaming-Scan-Netzwerken (SSN) und IEEE 1687 IJTAG-Netzwerktechnologien. Beide Partner verstärken ihr Engagement für Investitionen in den Aufbau von 3DIC-Testökosystemen im Rahmen von TSMC 3Dblox. Dazu gehören auch der KGD-Loopback-Test (known good die) und die physikalische Die-to-Die-Fehlererkennung und -diagnose unter Verwendung von BMAP- und PMAP-Standards.

Sie möchten gerne weiterlesen?