(Bild: SweetBunFactory @ AdobeStock)
Beim Einschalten eines IGBTs ist der dvCE/dt-Wert bei niedrigen Temperaturen und geringen Strömen normalerweise höher. Das bedeutet, dass der Wert des Gate-Widerstands zu erhöhen ist, wenn der dvCE/dt-Wert begrenzt werden soll. Derartige Begrenzungen von dvCE/dt sind insbesondere bei Motorantrieben üblich, bei denen der Motorstrom auch Nulldurchgänge aufweist. Aus diesem Grund sollte der Gate-Widerstand beispielsweise bei 0 oder bei 1/10 des Nennstroms des Leistungsmoduls und bei Raumtemperatur dimensioniert sein. Die dvCE/dt-Werte lassen sich zwar begrenzen, doch bei höheren Strömen steigen die Schaltverluste durch den höheren Gate-Widerstandswert stark an. Gleichzeitig sinkt der Wirkungsgrad des Wandlers. Darüber hinaus steigen die Sperrschichttemperaturen und der Kühlungsbedarf, während die Lebensdauer der Leistungsmodule sinkt.
Wenn jedoch zwei Gate-Widerstände zum Einsatz kommen können, ist es möglich, höhere Gate-Widerstandswerte für das Einschalten bei niedrigen Strömen und niedrigen Temperaturen zu verwenden und so die dvCE/dt-Werte zu begrenzen. Außerdem können niedrigere Gate-Widerstandswerte für das Einschalten bei höheren Strömen und Temperaturen verwendet werden, um die Verluste zu minimieren. Zum anderen könnte das Überschwingen beim induktiven Abschalten die Durchbruchspannung Vbr des Leistungstransistors überschreiten. Besonders kritisch ist die Abschaltung bei Kurzschluss oder Überstrom. Durch eine Erhöhung des Gate-Widerstands für die Abschaltung lässt sich das Risiko entschärfen. Allerdings führt das zu höheren Schaltverlusten, was wiederum die Sperrschichttemperatur und den Kühlungsbedarf erhöht.
Bild 2 zeigt einen typischen Schaltplan für die vorgeschlagene Gate-Treiberschaltung mit dem „two-level slew-rate control“-(2L-SRC)-Treiber-IC 1ED3240MC12H. Das Treiber-IC hat einen Steuereingang für schnelles oder langsames Schalten (/INF) und einen separaten Steuereingang für das PWM-Signal (IN). Bei schnellem Betrieb schalten beide Ausgangsklemmen OUT und OUTF gleichzeitig parallel, sodass das IGBT-Gate durch die Parallelschaltung von R1, R2, R3 und R4 angesteuert wird. Im langsamen Betrieb wird der IGBT dagegen nur von einer Kombination aus R1 und R1 parallel zu R2 angesteuert.
Aufbau der Testumgebung für den Wechselrichter
Als Testumgebung dient der in Bild 1 dargestellte Wechselrichter: Seine Abmessungen entsprechen denen handelsüblicher Wechselrichter mit einer Leistungsdichte von 2,35 kW/dm³. Zudem verwendet der Wechselrichter ein Leistungsmodul mit 100 A, 1200 V bei den in Tabelle 1 angegebenen Bedingungen. Bei der Last handelt es sich um eine dreiphasige R-L-Last mit besonders hohem ohmschem Anteil, was zu einem entsprechend hohen Leistungsfaktor führt. Dennoch kann vorausgesetzt werden, dass sich der Laststrom beim Ein- und Ausschalten nicht ändert.
Die Gate-Widerstandswerte wurden in Übereinstimmung mit den Ergebnissen der Doppelpuls-Charakterisierung gewählt, mit dem Ziel, die dvCE/dt des Wechselrichters unter 5 V/ns für alle Betriebsbedingungen zu halten. Mit dieser Design-Regel werden sowohl die unterschiedlichen Temperaturen als auch die Kollektor-Ströme berücksichtigt (Bild 3).
Die Testergebnisse zeigen, dass der angestrebte Wert von 5 V/ns bei einem Gate-Widerstand von beispielsweise RG,on = 3,7 Ω für das Einschalten bei niedrigen Strömen von 10 A erreicht wird. Bei kommerziellen Anwendungen sind derartige Testergebnisse jedoch meist zu optimistisch, da die Anwendungen nicht in der gleichen Weise optimierbar sind wie bei Labortests. Aus diesem Grund wurde für das langsame Abschalten ein Wert von 18 Ω gewählt. Auch zur Bewertung von dvCE/dt beim Abschalten wurden Doppelpulstests vorgenommen, die den Abschalt-Gate-Widerstand RG,off bei hohen Strömen ergaben. Bei der Auswahl der Gate-Widerstände für den zweistufigen Gate-Treiber mit Slew-Rate-Steuerung muss auch der Umschaltpunkt definiert werden. Dieser ist in Bild 3 durch die schwarze vertikale Linie bei einem momentanen Kollektorstrom von IC = 35 A dargestellt. Damit das Ziel von 5 V/ns beim Ein- und Ausschalten erreicht wird, hat jeder Bereich seinen eigenen Gatewiderstandswert. Die entsprechenden Werte sind in Tabelle 2 angegeben.
Die Widerstände für RG,on,slow und RG,off,slow sind so gewählt, dass sich eine sehr langsame Schaltgeschwindigkeit ergibt, was ein EMI-freundliches Verhalten nahelegt. Dagegen sind die Widerstände für schnelles Schalten (RG,on,fast, RG,off,fast) deutlich niedriger. Schnelles Schalten ist effizienter, wenn es im geeigneten Betriebsbereich aktiviert wird. Allerdings könnten starke Schwingungen entstehen, wenn derart niedrige Gate-Widerstände bei sehr geringen Strömen verwendet werden.
Messungen im Detail
Der 2L-SRC Betrieb des 1ED3240MC12H kombiniert also niedrige dvCE/dt-Raten bei niedrigem Strom mit schnelleren und effizienteren dvCE/dt-Raten bei hohem Laststrombetrieb. Die Bilder 4a und 4b zeigen die gemessene Oberflächentemperatur eines IGBTs und seiner Freilaufdiode. Für die Tests wurde ein Thermoelement an die Oberfläche des betreffenden IGBT und der Diode angeschlossen.
Um die Ergebnisse nicht zu verfälschen wurde die Drehzahl des Ventilators auf 80 Prozent seiner Höchstgeschwindigkeit festgelegt. Die durchgezogenen Linien stellen dabei im Diagramm, das in Abbildung 3 zu sehen ist, die Ergebnisse im 2L-SRC-Betriebsmodus dar, die gestrichelten Linien die Ergebnisse des Modus 1. Das Diagramm zeigt deutlich, dass sowohl der IGBT als auch die Diode bei hohen Phasenströmen die niedrigste Temperatur aufweisen. Daher ist die Diode im 2L-SRC-Betrieb mehr als 12 °C kälter als im Modus 1, der IGBT ist dagegen mehr als 7 °C kälter als im Modus 1. Die gestrichelte Linie zeigt die Temperaturen beim Betrieb im Modus 2. Die Temperaturen des IGBT und seiner Freilaufdiode sind im Modus 2 immer noch höher als beim Betrieb im 2L-SRC-Modus.
Bild 5 zeigt eine Temperaturmessung der IGBT- und Diodenoberfläche während des Lastwechsels des Wechselrichters. In Tabelle 3 sind die Zyklus-Parameter aufgeführt. Bei einem Verhältnis von hoher Last zu niedriger Last von 1:4 dauert der Lastzyklus 300 s, was zu Niedriglastintervallen von 240 s und Hochlastintervallen von 60 s führt. Die Temperaturdifferenz ist bei Modus 1 am größten mit TJ = 32 °C, da das langsame Einschalten bei hohem Strom mehr Energie erfordert als bei Modus 2, der einen geringeren Gate-Widerstand für das Einschalten verwendet. Daher nimmt Modus 2 im Hochlastbetrieb weniger Energie auf, was zu TJ = 29 °C führt. Bild 5 zeigt wiederum, dass der Betrieb des Wechselrichters im 2L-SRC-Modus die geringste Temperaturdifferenz ergibt. Der 2L-SRC-Modus arbeitet bei niedriger Last mit einem höheren Gate-Widerstand, sodass die Verluste bei niedriger Last etwas höher sind, was zu einer etwas höheren Temperatur führt. Auf der anderen Seite zeigt der 2L-SRC-Modus die beste Leistung bei hoher Last, daher ist der Temperaturunterschied zwischen niedriger und hoher Last mit TJ = 27 °C am geringsten.
Optimiertes Schlaten dank 2L-SRC-Technik
Der neue Gate-Treiber-IC 1ED3240MC12H, der die zweistufige Slew-Rate-Steuerung implementiert, wurde in einem 22-kW-Antriebswechselrichter evaluiert. Die 2L-SRC-Technik erfüllt die Anforderungen an ein sanftes Schalten bei niedrigen Phasenströmen und ein effizientes Schalten bei hohen Phasenströmen. Das 2L-SRC-Verfahren ist daher gut geeignet, um Tests hinsichtlich leitungsgebundener elektromagnetischer Störungen erfolgreich zu bestehen und gleichzeitig die geringsten Verluste im Vergleich zum Betrieb im Modus 1 oder im Modus 2 zu erzielen. Darüber hinaus ermöglichen die geringen Verluste Maßnahmen zur Kostenreduzierung, wie zum Beispiel die Verringerung des Kühlkörpers.
Der Load-Cycling-Test hat gezeigt, dass die 2L-SRC-Gate-Drive-Technik die Temperaturbelastung von Leistungstransistoren und Dioden erheblich reduzieren kann. Die Senkung der Betriebstemperatur hat auch positive Auswirkungen, zum Beispiel auf die Lebensdauer des Leistungsmoduls. Wird der 2L-SRC-Gate-Treiber-ICs 1ED3240MC12H verwendet sind diese Effekte sehr einfach zu erzielen.
Infineon präsentiert diese Lösung auf der PCIM 2023 in Halle 7 am Stand 412. (na)
