„Die gemeinsame Arbeitsgruppe wird mit verschiedenen RISC-V-Gruppen zusammenarbeiten, um das OmnxXtend-Protokoll zu überprüfen, wobei der Schwerpunkt auf der Cache-Verwaltung liegt und ein besonderes Augenmerk auf die Ermöglichung von Kohärenz für RISC-V-Mitglieder gelegt wird`, sagte Mark Himelstein, CTO bei RISC-V International. RISC V International

(Bild: RISC V International)

„Die gemeinsame Arbeitsgruppe wird mit verschiedenen RISC-V-Gruppen zusammenarbeiten, um das OmnxXtend-Protokoll zu überprüfen, wobei der Schwerpunkt auf der Cache-Verwaltung liegt und ein besonderes Augenmerk auf die Ermöglichung von Kohärenz für RISC-V-Mitglieder gelegt wird", sagte Mark Himelstein, CTO bei RISC-V International. RISC V International

„Die gemeinsame Arbeitsgruppe wird mit verschiedenen RISC-V-Gruppen zusammenarbeiten, um das Omnxtend-Protokoll zu überprüfen. Dabei liegt der Schwerpunkt auf der Cache-Verwaltung und ein besonderes Augenmerk wird auf die Ermöglichung von Kohärenz für RISC-V-Mitglieder gelegt", sagte Mark Himelstein, CTO bei RISC-V International. RISC V International

Als Ergebnis der gemeinsamen Arbeiten von Chips Alliance und RISC-V soll die RISC-V-Gemeinschaft über die Werkzeuge verfügen, die sie benötigt, um „einen offenen, kohärenten, einheitlichen Speicherstandard für alle Arten von datenzentrischen Anwendungen zu nutzen“, erklärte Mark Himelstein, CTO bei RISC-V International. Als Teil dieser Zusammenarbeit haben RISC-V International und Chips Alliance eine Omnixtend-Arbeitsgruppe gebildet, um die Omnixtend-Spezifikation und das Protokoll zu aktualisieren, Architektur-Simulationsmodelle und eine Referenz-RTL-Implementierung (Register-Transfer-Level) zu erstellen sowie eine Verifikations-Workbench zu entwickeln. Diese Werkzeuge für einen offenen, standardisierten Unified-Memory-Coherency-Bus, der Omnixtend nutzt, werden es den Entwicklern erleichtern, die Vorteile von Omnixtend für datenzentrische Anwendungen zu nutzen. Dabei soll dieser Standard mit anderen aufkommenden und etablierten Standards zusammenarbeiten können. „Geplant ist eine Mischung von Hardware-IP-Blöcken zuzulassen, um Entwicklern mehr Design-Flexibilität zu geben, so dass sie das auswählen können, was für ihre spezifischen Anwendungsanforderungen am besten geeignet ist“, erklärte Rob Mains, General Manager der Chips Alliance.

(dw)

Kostenlose Registrierung

Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.
*

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?