Wooden signpost - option 1, option 2, option 3, option 4, option

Bild: Digi-Key

Ein ADC ist ein häufig eingesetzter elektronischer Schaltkreis oder ein modulares Gerät, das ein analoges Signal – in der Regel eine Spannung – in eine Reihe diskreter abgetasteter Abbildungen beziehungsweise Zahlen umwandelt. ADCs führen drei unterschiedliche Operationen durch: Abtastung, Quantisierung und Codierung. Sie bilden das Herzstück vieler gängiger digitaler Instrumente wie Voltmeter, Oszilloskope und Spektrumanalysatoren. Präsent sind sie auch im Frontend digitaler Schaltkreise zur Verarbeitung analoger Signale von Geräten wie Mikrofonen, Beschleunigungsmessern, Fotosensoren und anderen Transducern, deren Ausgangssignal in eine digitale Form gebracht werden muss, damit ein Mikroprozessor mit den Daten arbeiten kann.

Viele verschiedene ADC-Architekturen oder -Topologien wurden entwickelt, um analoge Signale abzutasten und zu digitalisieren. Jede einzelne ADC-Form hat ihre eigenen Merkmale, Vorteile und Schwächen. Anforderungen an Geschwindigkeit, Auflösung, Genauigkeit, Stromverbrauch und Größe definieren dabei, welches der passende ADC-Typ für eine bestimmte Anwendung ist.

Die wichtigsten Kenngrößen

Eck-Daten

Um zu entscheiden, welcher ADC zu ihrer Anwendung passt, müssen Entwickler die verschiedenen Topologien kennen. Jede Wandler-Form hat dabei ihre eigenen Merkmale, Vorteile und Schwächen. Im Beitrag gibt Digi-Key einen Überblick über Aufbau, Funktionsweise und Parameter der Wandler-Architekturen Flash, Subranging und Pipeline, SAR, Dual-Slope sowie Sigma-Delta. Am Beispiel eines tragbaren Ultraschall-Entfernungsmessers zeigt der Artikel die konkrete Vorgehensweise bei der Auswahl des für diese Anwendung geeigneten Analog/Digital-Wandlers.

Die erste Operation eines ADC ist das Abtasten des Analogsignals, wozu eine Sample-and-Hold- oder eine Track-and-Hold-Schaltung zum Einsatz kommt. Das Abtast- oder Nyquist-Theorem besagt, dass die Abtastrate mehr als das Doppelte der Bandbreite des Signals betragen muss, damit sich das analoge Signal aus den digitalisierten Abtastungen rekonstruieren lässt. Die erste signifikante Kenngröße eines ADC ist daher die Abtastrate, die die maximale Signalfrequenzkomponente bestimmt, die vom ADC digitalisierbar ist.

Der ADC muss jede Abtastung quantisieren, wozu die abgetastete Spannung in eine endliche Anzahl diskreter Amplitudenpegel aufgeteilt wird (Anzahl der Auflösungsbits). Bei der Aufteilung eines Signals in beispielsweise 8 Bits, bedeutet dies, dass es 28 oder 256 diskrete Pegel gibt. Ein 16-Bit-ADC teilt den Spannungsbereich in 65.536 Quantisierungsstufen auf.

Die ADC-Hardware bestimmt sowohl die Auflösung als auch die Abtastrate – je höher die Auflösung des ADC, desto begrenzter ist in der Regel die maximale Abtastrate. Die Genauigkeit eines ADC ist von der Auflösung und der Abtastrate abhängig. Einfluss auf die Amplitudengenauigkeit haben die Auflösung des ADC, die Linearität des Quantisierungsprozesses und die Auswirkungen des vertikalen Rauschens. Die Abtastrate bestimmt die zeitliche Präzision und Genauigkeit.

Größe, Stromverbrauch und andere Eigenschaften sind von der Schaltungstopologie abhängig. Für Anwendungen, die bezüglich der Größe oder der verfügbaren Energie beschränkt sind, wie IoT-Geräte oder batteriebetriebene, tragbare Instrumente, sind diese Eigenschaften von großer Bedeutung.

 

Auf der nächsten Seite stellt der Beitrag Flash- und mehrstufige Wandler vor.

Einfachste Topologie Flash-Wandler

Der Flash-ADC ist zwar schnell, benötigt jedoch mit jedem Bit Auflösung mehr Komparatoren und wir dadurch schnell zu groß und verbraucht viel Strom.

Bild 1: Der Flash-ADC ist zwar schnell, benötigt jedoch mit jedem Bit Auflösung mehr Komparatoren und wird dadurch schnell zu groß und verbraucht viel Strom. Digi-Key

Vom Aufbau her der einfachste Digitalisierer ist der Flash-ADC, auch als Direkt- oder Parallel-ADC bezeichnet (Bild 1). Der Eingang eines Flash-ADC kommt in der Regel aus einer Sample-and-Hold- oder einer Track-and-Hold-Schaltung, wobei der analoge Eingang abgetastet und während der Dauer der Umwandlung konstant gehalten wird. Das abgetastete Signal wird auf ein Array analoger Komparatoren angewandt. Deren Schwellenspannungen sind mit einem Abstandswert, der einem niederwertigsten Bit (LSB) entspricht, gleichmäßig über den Eingangsspannungsbereich des ADC verteilt. Der Ausgang eines jeden Komparators ändert seinen Status, wenn die Eingangsspannung den für diesen Komparator vom Spannungsteiler festgelegten Schwellenwert übersteigt.

In der Regel benötigt ein N-Bit-Flash-Wandler 2N-1 Komparatoren, die einen sogenannten Thermometercode erzeugen. Je höher die Eingangsspannung, desto größer die Anzahl der Komparatoren von unten nach oben, die den Status „1“ erreichen. Ein Prioritätscodierer wandelt diesen Code anschließend in einen Binärcode um.

Der Hauptvorteil eines Flash-Wandlers ist seine Geschwindigkeit: Die Umwandlungsdauer ist nur so groß wie die Verzögerung des Komparators und des Decoders. Im Handel sind Flash-Wandler mit maximalen Abtastraten von bis zu 5 GS/s erhältlich. Sein größter Nachteil ist die erforderliche Anzahl an Komparatoren – für einen 8-Bit-Flash-ADC wären 255 Komparatoren erforderlich – die mit der Auflösung exponentiell steigt und den Stromverbrauch deutlich erhöht. In der Praxis liegt die Grenze für Flash-Wandler-Auflösungen bei etwa 8 Bit.

Binäre Codierung

Der binäre Ausgang des Wandlers lässt sich auf verschiedene Weise codieren. Ist das umzuwandelnde Signal unipolar, wird es in der Regel als unipolarer reiner Binärcode codiert. Dieser Code stellt einen Nullwert als Nullen (0000…) und den maximalen Eingangswert als Einsen (1111…) dar. Ist das Signal bipolar, erfolgt die Darstellung entweder in Exzesscode- oder Zweierkomplement-Binärschreibweise. Da die Zweierkomplement-Binärcodierung Rechenoperationen ermöglicht, kommt sie in den meisten Systemen auf Mikroprozessor- oder Mathematikprozessor-Basis zum Einsatz.

Subranging und Pipeline

Dieser zweistufige Wandler teilt den 4-Bit-Wandler in zwei 2-Bit-Abschnitte auf und benötigt dadurch nur sechs Komparatoren.

Bild 2: Dieser zweistufige Wandler teilt den 4-Bit-Wandler in zwei 2-Bit-Abschnitte auf und benötigt dadurch nur sechs Komparatoren. Digi-Key

Die Anzahl der Komparatoren in einem Flash-Wandler lässt sich verringern, indem die Wandlung in zwei oder mehr Stufen erfolgt. In zwei Stufen aufgeteilte Flash-Wandler heißen Subranging-ADCs, während der Wandler mit mehr als zwei Stufen die Bezeichnung Pipeline-ADC erhält. Ein zweistufiger ADC ist in der Lage, Hunderte von MS/s abzutasten (Bild 2). Dieser zweistufige Wandler teilt den 4-Bit-Wandler, für den 15 Komparatoren erforderlich wären, in zwei 2-Bit-Abschnitte auf. Für jeden Abschnitt sind drei Komparatoren, insgesamt also sechs Komparatoren erforderlich. Zuerst erfolgt die Umsetzung der beiden höchstwertigen Bits (MSB). Der digitale Ausgang des ersten Abschnitts enthält einen Digital/Analog-Wandler (DAC), um das Signal in ein Analogsignal umzuwandeln und es vom Eingangssignal zu subtrahieren.

Die resultierende Differenz wird verstärkt, dazu verwendet, die beiden LSBs umzusetzen und von den Ausgangs-Latches erfasst. Da der Wandlungsprozess zweimal wiederholt wird, ist die maximale Abtastrate niedriger ist als die des Flash-Wandlers. Ein Beispiel für einen 10-Bit-Pipeline-Wandler ist der AD9203ARUZRL7 von Analog Devices mit 40 MS/s, der eine Analog/Digital-Wandlung mit hoher Geschwindigkeit ermöglicht.

 

Details zu SAR-Wandlern und integrierenden Architekturen erfahren Sie auf der folgenden Seite.

SAR-Wandler

SAR-Wandler eignen sich für Anwendungen, die eine höhere Auflösung, aber nicht zwangsläufig sehr hohe Geschwindigkeiten benötigen.

Bild 3: SAR-Wandler eignen sich für Anwendungen, die eine höhere Auflösung, aber nicht zwangsläufig sehr hohe Geschwindigkeiten benötigen. Digi-Key

Erfordert die Anwendung eine höhere Auflösung und nicht zwangsläufig die Geschwindigkeit eines Flash- oder Pipeline-ADC, bietet sich ein SAR-Wandler an (Bild 3). SAR-ADCs arbeiten mit 12 bis 16 Bit und mit Abtastraten von bis zu 1 bis 2 MS/s.

Wie Flash-ADCs ist auch den SAR-ADCs eine Sample-and-Hold- oder eine Track-and-Hold-Schaltung vorgeschaltet, um den Abtastwert während der Dauer des Wandlungsprozesses konstant zu halten. Das Signal aus der Sample-and-Hold-Schaltung wird auf einen Komparator angewendet, wobei das Register mit schrittweiser Annäherung (Successive Approximation Register, SAR) in der Mitte des Bereichs beginnt und den Wert mit dem DAC in eine Analogspannung wandelt.

Anschließend erfolgt ein Vergleich dieser „geratenen“ Spannung mit dem Signaleingang am Komparator: Ist der Komparatorausgang weiterhin niedriger, wird der Registerwert um ein Viertel des Bereichs vergrößert. Im Wesentlichen kommt es zu einer schrittweisen Verkleinerung oder Vergrößerung des Registerwerts bis der Komparator anzeigt, dass der vom DAC gewandelte Registerinhalt der Spannung des Eingangssignals entspricht. Dann gibt der Wandler das Signal „Wandlung abgeschlossen“ aus und hält den digitalen Wert im Ausgangs-Latch.

Die Wandlungszeit ist dabei proportional zur ADC-Auflösung und wird durch die Länge des Registers bestimmt. SAR-ADCs bieten eine gute Auflösung bei kleinem bis mäßigem Stromverbrauch. Ein Beispiel für einen kostengünstigen, energieeffizienten SAR ist der MAX11665AUT-T von Maxim Integrated. Als 12-Bit-SAR-ADC mit 500 kS/s eignet er sich gut für die Digitalisierung von Sensorausgängen.

Integrierender Dual-Slope-ADC

Bild 4: Beim integrierenden Dual-Slope-ADC wird die Eingangsspannung anhand der Lade- und Entladezeit eines Kondensators berechnet.

Bild 4: Beim integrierenden Dual-Slope-ADC wird die Eingangsspannung anhand der Lade- und Entladezeit eines Kondensators berechnet. Digi-Key

Integrierende ADCs bieten eine höhere Auflösung bei gleichzeitiger Minimierung der Auswirkungen des Rauschens. ADCs in Dual-Slope-Topologie kommen dabei am häufigstem zum Einsatz (Bild 4).

Zunächst wird der Eingang mit dem Integrator verbunden und der Kondensator C vom Eingangssignal während einer festen Zeitdauer geladen. Ist diese Zeit abgelaufen, erfolgt die Verbindung des Integrators mit der Referenzspannung. Dadurch wird der Kondensator über eine vom Komparator bestimmt Zeit bis auf null entladen, wobei ein Zähler diese Zeit misst. Dieser Zeitwert ist proportional zur Eingangsspannung, die während des Ladezyklus auf den Kondensator einwirkt. Durch diese einfache Beziehung aus bekannter Lade- und gemessener Entladezeit lässt sich die Eingangsspannung berechnen.

Durch das Anlegen der Signalspannung an einen Integrator minimieren sich die Auswirkungen von Rauschsignalen durch dessen Mittelungseffek. Dual-Slope-Wandler sind ideal für Anwendungen mit hoher Auflösung, die eine hohe Genauigkeit erfordern. Üblich sind Auflösungen von 12 bis 16 Bit bei maximalen Abtastraten von bis zu 100 kS/s.

Die bekannteste Anwendung für Dual-Slope-ADCs sind digitale Voltmeter (DVM oder DMM). Der von Maxim Integrated angebotene 12-Bit-ADC ICL7109CPL+ mit dreistufigen Ausgängen ist ein Dual-Slope-Wandler zur Messung analoger Signale wie Druck, Drehzahl oder Durchfluss, mit Abtastraten von bis zu 30 Hz.

 

Sigma-Delta-ADCs und ein Praxisbeispiel für die Topologie-Auswahl beschreibt der Beitrag auf der nächsten Seite.

Sigma-Delta-Wandler

Bild 5: Sigma-Delta-Wandler haben mit 16 bis 24 Bit die höchste Auflösung für Signale mit niedriger Frequenz.

Bild 5: Sigma-Delta-Wandler haben mit 16 bis 24 Bit die höchste Auflösung für Signale mit niedriger Frequenz. Digi-Key

Sigma-Delta-ADCs bieten die höchste Auflösung (16 bis 24 Bit) für Signale mit niedriger Frequenz. Wie beim Dual-Slope-ADC handelt es sich auch hier um einen integrierenden Digitalisierer (Bild 5). Das Eingangssignal gelangt über einen Summierer an den Integrator, dessen Ausgang auf den Komparator mit Halteglied angewendet wird und ein Vergleich mit einem Null-Volt-Signal (Masse) erfolgt.  Ist der integrierte Ausgang nicht null, wird der Komparatorausgang zurückgeleitet, um den Integratorausgang näher an null heran zu bringen. Dieser Prozess erfolgt in der Wandlertaktfrequenz so oft, bis der Integratorausgang null ergibt. Danach bildet der Komparator einen seriellen Datenstrom und damit den Ausgang des Wandlers.

Ein Sigma-Delta-ADC wird mit einer wesentlich höheren Rate als für die ausgelegte Abtastrate erforderlich abgetastet. In der Abbildung ist der Wandlertakt um den Faktor K schneller als der Ausgangsabtasttakt. Die „überflüssigen“ Abtastungen dienen der Bereitstellung einer digitalen Filterung des Wandlerausgangs. Ein Dezimator reduziert die Ausgangsabtastrate wieder auf die spezifizierte Abtasttaktrate. Der von Analog Devices angebotene 24-Bit-ADC AD7734BRUZ ist ein 4-Kanal-Sigma-Delta-Digitalisierer für Anwendungen in der Prozesssteuerung und industriellen Steuerung.

Beispiel zur Topologie-Auswahl

Tabelle 1: Überblick über ADC-Architekturen und ihre wichtigsten Parameter.

Tabelle 1: Überblick über ADC-Architekturen und ihre wichtigsten Parameter. Digi-Key

Als Beispiel für eine Anwendung zur Digitalisierung dienen hier die Signale eines tragbaren Ultraschall-Entfernungsmessers mit einem 40-kHz-Transducer, bei dem die Zielreflexionen -40 dB (1/100) der Amplitude des übertragenen Pulses sind.

Die Abtastung des Signals muss mindestens mit der doppelten Signalfrequenz von 40 kHz erfolgen. Es ist jedoch besser, das Signal mit mindestens dem Vierfachen von 40 kHz abzutasten, sodass der gewünschte Abtastbereich 160 kHz oder mehr beträgt. Es ist eine gute Idee, eine Auflösung zu wählen, die mindestens das Zehnfache der erwarteten 40 dBm beträgt, also 60 dB.

Die allgemeine Faustregel lautet, dass jeweils 6 dB eine Auflösung von 1 Bit erfordern, sodass ein ADC mit 10 Bit oder mehr erforderlich wäre. Darüber hinaus ist dies ein tragbares Gerät, sodass der Stromverbrauch eine Rolle spielt. In Tabelle 1 wäre daher der Konverter für die sukzessive Approximation die beste Wahl. Der MAX11665AUT-T von Maxim Integrated, der zuvor als Beispiel für einen SAR-ADC erwähnt wurde, wäre für diese Anwendung gut geeignet.

Rich Miron

Autor
Senior Technical Content Developer bei Digi-Key Electronics

(na)

Kostenlose Registrierung

Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.
*

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?

Unternehmen

Digi-Key Corporation

701 Brooks Avenue South
56701 Thief River Falls , MN
United States