Hightech-Forschung für die Chips der Zukunft: Imec und ZEISS verlängern ihre Partnerschaft, um wegweisende Halbleitertechnologien weiterzuentwickeln. Im Fokus: High-NA-EUV-Lithografie und Innovationen im Sub-2-nm-Bereich.

Hightech-Forschung für die Chips der Zukunft: Imec und ZEISS verlängern ihre Partnerschaft, um wegweisende Halbleitertechnologien weiterzuentwickeln. Im Fokus: High-NA-EUV-Lithografie und Innovationen im Sub-2-nm-Bereich. (Bild: Zeiss / imec)

Das belgische Forschungszentrum Imec und ZEISS Semiconductor Manufacturing Technology (SMT) setzen ihre erfolgreiche Zusammenarbeit in der Halbleiterforschung fort. Eine neue strategische Partnerschaftsvereinbarung verlängert die Kooperation der beiden Unternehmen um weitere zehn Jahre bis 2029. Ziel ist es, die weltweit modernste Forschungs- und Entwicklungsinfrastruktur für Halbleitertechnologien im Sub-2-nm-Bereich weiter auszubauen und die Wettbewerbsfähigkeit Europas in diesem Schlüsselbereich zu stärken.

Kern der Partnerschaft ist die Unterstützung der NanoIC-Pilotlinie von Imec, einer hochmodernen Entwicklungsplattform, die den gesamten Halbleiterfertigungsprozess abbildet und eine zentrale Rolle für die Forschung an zukünftigen Chip-Generationen spielt. ZEISS bringt in diese Kooperation nicht nur technologische Expertise ein, sondern investiert gezielt in die Weiterentwicklung der Fertigungs-, Prozess- und Messtechnologien der Pilotlinie. Die Zusammenarbeit ermöglicht es Unternehmen, Forschungseinrichtungen und Zulieferern, neue Halbleitertechnologien unter realen Bedingungen zu entwickeln und zu testen. Besonders im Fokus steht dabei die High-NA-EUV-Lithografie, eine Schlüsseltechnologie für die Herstellung leistungsfähigerer und energieeffizienterer Mikrochips. Diese bilden die Grundlage für zukünftige Innovationen in Bereichen wie künstliche Intelligenz, autonomes Fahren, Industrie 4.0 und Medizintechnik.

Bedeutung für die europäische Halbleiterindustrie

Die strategische Partnerschaft zwischen Imec und ZEISS steht im direkten Einklang mit den Zielen des European Chips Act, der Europas technologische Unabhängigkeit und Innovationskraft im globalen Halbleitermarkt stärken soll. Die EU verfolgt das Ziel, den europäischen Marktanteil an der globalen Halbleiterproduktion bis 2030 auf 20 Prozent zu erhöhen. Die Investitionen in die NanoIC-Pilotlinie sind ein wesentlicher Schritt in diese Richtung.

„Unsere Zusammenarbeit mit Imec ist ein entscheidender Baustein für die Weiterentwicklung der Halbleiterfertigungstechnologien von morgen“, erklärt Thomas Stammler, Chief Technology Officer von ZEISS SMT. „Die Integration neuester Lithografie-Optiksysteme in die Pilotlinie ermöglicht es uns, die Grenzen der Miniaturisierung weiter zu verschieben und die Innovationskraft der europäischen Halbleiterindustrie nachhaltig zu stärken.“

Auch Luc Van den Hove, CEO von Imec, hebt die Bedeutung der Kooperation hervor: „Für die Entwicklung modernster Halbleitertechnologien sind Industriepartner mit tiefgehendem Know-how unerlässlich. ZEISS bringt entscheidende Kompetenzen in den Bereichen Lithografie, Optik und Messtechnik mit, die essenziell für die nächste Generation von Mikrochips sind.“

Technologische Fortschritte durch enge Industriekooperation

Ein zentrales Element der Partnerschaft ist die Bereitstellung von Lithografie-Optiksystemen verschiedener Produktgenerationen durch ZEISS. Diese werden in die neuesten Lithografie-Scanner des strategischen Partners ASML integriert, die wiederum in der NanoIC-Pilotlinie von Imec zum Einsatz kommen. Neben der High-NA-EUV-Lithografie arbeitet Imec mit ZEISS im Rahmen mehrerer Industrieprogramme zusammen, darunter:

  • Advanced Patterning – Optimierung von Lithografie- und Strukturierungsprozessen für noch kleinere Chipstrukturen.
  • 3D System Integration – Erforschung neuer Wege zur Verbesserung der Chipvernetzung.
  • Optical Interconnect – Weiterentwicklung optischer Verbindungstechnologien für eine schnellere und effizientere Datenübertragung.

Diese gemeinsamen Forschungsprojekte zielen darauf ab, Halbleiterprozesse weiter zu optimieren, um kleinere, leistungsfähigere und energieeffizientere Mikrochips zu ermöglichen.

Sie möchten gerne weiterlesen?