Microchip stellt 1,6T-Ethernet-PHY mit bis zu 800-GbE-Anbindung vor

Um die höhere Bandbreite bereitzustellen, müssen Designs die Herausforderungen in Bezug auf die Signalintegrität bewältigen, die mit dem Übergang auf 112G-(GBit/s-)PAM4-Serializer/Deserializer (SerDes) verbunden sind. Diese sind erforderlich, um neueste Glasfaserverbindungen, System-Backplanes und Paketprozessoren zu unterstützen. Diese Herausforderungen lassen sich jetzt mit 1,6T-PHYs (Physical Layer) PM6200 META-DX2L bewältigen.

Mit seiner hochdichten 1,6T-Bandbreite, platzsparenden Stellfläche, 112G-PAM4-SerDes-Technik und Ethernet-Raten von 1 bis 800 GbE ist der Ethernet-PHY META-DX2L ein industrietauglicher Baustein, der Datenanbindungsvielfalt bietet, um die Wiederverwendung von Designs über Anwendungen hinweg zu maximieren, die von einem Retimer, einer Gearbox oder Reverse Gearbox bis hin zu einem Hitless-2:1-Multiplexer (Mux) reichen.

Konfigurierbare Crosspoint- und Gearbox-Funktionen nutzen die I/O-Bandbreite eines Switch-ICs voll aus, um die flexiblen Verbindungen zu ermöglichen, die für Multi-Rate-Karten erforderlich sind, die verschiedene steckbare Optiken unterstützen. Die stromsparenden PAM4-SerDes des PHY unterstützen kommende Infrastrukturschnittstellen für Cloud-Rechenzentren, KI/ML-Rechencluster, 5G und die Telekommunikations-Infrastruktur. Untergebracht ist der PHY in einem 23 mm × 30 mm großen Gehäuse.