Secure-Ethernet-PHY-Reihe von Microchip

Bei der Secure-Ethernet-PHY-Reihe handelt es sich um eine Lösung, die mit 1,6 TBit/s Datenübertragungsrate durchgehende End-to-End-Verschlüsselung und Port-Aggregation integriert. Sie ermöglicht doppelte Router- und Switch-Kapazitäten mit 112G-PAM4-Anbindung für 800G-Ports, Verschlüsselung und Präzisions-Timing der Klasse C/D. Dual 800 GbE, Quad 400 GbE und 16x 100/50/25/10/1 GbE MAC/PHY werden unterstützt. Integrierte 1,6T-MACsec/IPsec-Engines entlasten die Paketprozessoren um die Verschlüsselung. XpandIO ermöglicht die Port-Aggregation von Ethernet-Clients mit niedriger Datenrate über Ethernet-Schnittstellen mit höherer Geschwindigkeit, optimiert für Enterprise-Plattformen. ShiftIO erlaubt zusammen mit einem konfigurierbaren integrierten Koppelpunkt eine flexible Anbindung zwischen externen Switches, Prozessoren und Glasfaser-Optiken. Bausteinvarianten mit 48 oder 32 Long-Reach-/LR-fähigen 112G-PAM4-SerDes sind erhältlich, einschließlich Programmierbarkeit für ein optimales Verhältnis zwischen Leistungsfähigkeit und Stromverbrauch. Unterstützt werden Ethernet, OTN, Fibre Channel und proprietäre Datenraten für KI/ML-Anwendungen.

In Verbindung mit dem META-DX2L-Retimer steht ein komplettes Chipset für Anforderungen rund um die Datenanbindung zur Verfügung. Durch Hardware- und Software-Footprint-Kompatibilität können Anwender Designs für ihre Switches und Router in Unternehmen, Rechenzentren und bei Service-Providern nutzen, die erweiterte Funktionen wie End-to-End-Sicherheit, Multi-Rate-Port-Aggregation und präzise Zeitstempel über ein Software-Abonnementmodell nach Bedarf aktivieren. Die flexiblen XpandIO-Port-Aggregationsfunktionen verbessern die Router-/Switch-Port-Nutzung bei der Übertragung von niedrigen Datenraten.

Darüber hinaus unterstützen die Komponenten das IEEE-1588-Class-C/D-Precision-Time-Protocol (PTP) für genaue Zeitstempel im Nanosekundenbereich, die für 5G und unternehmenskritische Dienste erforderlich sind. Durch verschiedene Footprint-kompatible Retimer und PHYs mit Verschlüsselungsoptionen ist es möglich, Designs auf der Grundlage eines gemeinsamen Board-Designs und Software-Entwicklungskits (SDK) um MACsec und IPsec zu erweitern.