So maximieren SiC-FETs den Wirkungsgrad von Totem-Pole-PFC-Stufen

Entwickler von Stromversorgungen mit Wechselstromeingang müssen sich mit vielen Anforderungen auseinandersetzen, von funktionalen Anforderungen über Sicherheitsanforderungen bis hin zu EMV-Anforderungen und mehr. Oft gilt es, Kompromisse einzugehen. Ein gutes Beispiel dafür ist die Notwendigkeit, Effizienzziele wie den Titanium-Standard für Server-Netzteile zu erreichen und gleichzeitig die Oberwellenstörungen auf der Leitung durch Leistungsfaktorkorrektur (PFC) niedrig zu halten, damit Stromnetze zuverlässig und effizient arbeiten können.

Die Leistungsfaktorkorrektur wird in den meisten Fällen als Hochsetzsteller ausgeführt, der die gleichgerichtete Netzspannung auf eine hohe Gleichspannung hochsetzt, wobei der Netzstrom durch Pulsweitenmodulation dazu gebracht wird, der sinusförmigen Wellenform und Phase der Netzspannung zu folgen. Eine PFC-Stufe weist jedoch unweigerlich Verluste auf, so dass bei der Entwicklung viel Aufwand betrieben wurde, um den Wirkungsgrad zu erhöhen. Dabei gilt ein Wert von über 99 Prozent als Minimum für die Umwandlung von Wechselstrom in Hochspannungsgleichstrom.

Ein Brückengleichrichter, der gleichgerichtete Wechselspannung an eine separate Boost-Stufe liefert (Bild 1, links) wird häufig für die aktive Leistungsfaktorkorrektur verwendet, aber die Verluste in den Dioden allein können leicht das Gesamtbudget von 1 Prozent übersteigen. Eine bessere Lösung ist eine Totem-Pole-PFC-Stufe (TPPFC), wie in Bild 1 (rechts) gezeigt.

In der TPPFC-Schaltung funktioniert Q1 bei positivem AC-Netzanschluss an L1 als Hochsetzsteller, Q2 bildet einen Synchrongleichrichter, Q3 ist leitend, damit der Netzstrom zirkulieren kann, und Q4 ist sperrend. Wenn der AC-Eingang negativ ist, tauschen Q1 und Q2 die Rollen, Q3 sperrt und Q4 ist leitend. In der TPPFC-Stufe ist im Vergleich zur PFC mit Brückeneingang immer eine Komponente weniger leitend und der Gesamtspannungsabfall ist noch niedriger, da alle Dioden durch synchrone Gleichrichter ersetzt werden. Q1 und Q2 schalten bei hoher Frequenz wie in einem normalen Hochsetzsteller, aber Q3 und Q4 leiten abwechselnd bei Netzfrequenz, so dass nur ihre Leitungsverluste entscheidend sind.

Betriebsart der PFC-Stufe wählen

Bei jedem Hochsetzsteller haben die Entwickler die Wahl zwischen verschiedenen Betriebsarten, je nachdem, ob die in L1 gespeicherte Energie in jedem Zyklus vollständig an den Ausgang übertragen wird oder nicht. Dies entspricht einem Induktorstrom, der in jedem Zyklus auf Null fällt (DCM-Schaltung, Discontinuous Conduction Mode, diskontinuierlicher Stromfluss) oder positiv bleibt (CCM-Schaltung, Continuous Conduction Mode, kontinuierlicher Stromfluss). Die Schaltung kann auch so ausgelegt werden, dass sie im Grenzbereich zwischen den beiden Betriebsarten arbeitet (CrM, Critical Conduction Mode, kritischer Modus), was eine variable Schaltfrequenz bei Last- und Leitungsschwankungen erfordert. Die Betriebsarten haben unterschiedliche Vor- und Nachteile; DCM-Schaltungen verfügen über weiches Einschalten und damit geringe Verluste, aber eine hohe dV/dt-bezogene EMI beim Ausschalten und übermäßige Spitzenströme, die diese Betriebsart für Hochleistungsanwendungen untauglich machen.

CrM hat den Nachteil des Betriebs mit variabler Frequenz, und obwohl die Spitzenströme bei CrM niedriger sind, führen sie immer noch zu inakzeptablen Leitungsverlusten, es sei denn, die Stufen werden überlappt – allerdings verbunden mit entsprechenden Kosten und damit zusammenhängender Komplexität. Der CCM-Spitzenstrom ist der niedrigste mit den geringsten Leitungsverlusten, aber die Schaltung ist hart schaltend mit Ein- und Ausschalten, während ein erheblicher Strom fließt. Das kann zu potenziell hohen Verlusten führen, wenn Si-basierte Leistungsschalter zum Einsatz kommen. Zu diesen Verlusten tragen vor allem die Reverse Recovery (Sperrverzögerungsladung) Q_RR der Bodydiode des Hochfrequenz-Boost-Synchrongleichrichters und die Ausgangskapazität C_OSS des Hochsetzstellers bei, der bei jedem Zyklus geladen und entladen werden muss. Die Auswirkungen können so gravierend sein, dass die Topologie bis vor kurzem mit den heute verfügbaren Halbleiterbauelementen als nicht umsetzbar erachtet wurde.

Wide-Bandgap-Halbleiter sind die Lösung

Siliziumkarbid (SiC) und Galliumnitrid (GaN) werden als die Zukunft der Leistungshalbleiter angesehen, und es wurde bereits viel über ihre deutlichen Vorteile wie niedriger Durchlasswiderstand und geringer Schaltverlust veröffentlicht. Natürlich wurden sie für die TPPFC-Schaltung in Betracht gezogen, und sie leisten tatsächlich ihren Beitrag zu einer realisierbaren Schaltung. SiC-MOSFETs sind leistungsfähiger als Silizium-MOSFETs, da die Sperrverzögerungsladung der Bodydiode QRR um 80 Prozent oder mehr reduziert wird und die Ausgangskapazität COSS geringer ist. Die Bodydiode hat jedoch einen sehr hohen Vorwärtsspannungsabfall während der Totzeit, bevor der Synchrongleichrichter leitet. Auch die Gate-Ansteuerung mit SiC-MOSFETs ist manchmal problematisch, da es eine Schwellenwert-Hysterese und -Variabilität sowie eine geringe Spanne zwischen der Gate-Spannung für die volle Anreicherung und das absolute Maximum gibt.

GaN-Bauelemente haben keine Bodydiode und keine Probleme mit Reverse Recovery, aber die Gate-Ansteuerung ist kompliziert für einen optimalen Wirkungsgrad mit einer niedrigen Schwellenspannung, bei der das Risiko eines störenden Einschaltens besteht. GaN-HEMT-Zellen sind außerdem noch relativ teuer und für niedrigere Leistungsbereiche ohne Avalanche-Fähigkeit ausgelegt.

Vorteile von SiC-FETs

SiC-FETs verfügen über die besten Aspekte von SiC-MOSFETs, weisen aber nicht deren Nachteile auf. Es handelt sich um eine Kaskodenkombination aus einem Hochspannungs-SiC-JFET und einem Niederspannungs-Si-MOSFET. Der Baustein ist schnell mit sehr niedrigem Durchlasswiderstand, hat aber eine einfache Gate-Ansteuerung, die zu denen von Si-MOSFETs oder sogar IGBTs kompatibel ist. Die Schwellenspannung ist hoch ohne Hysterese und mit guter Spanne zu den absoluten Maximalwerten. Der Baustein hat einen Bodydioden-Effekt, der durch den Niederspannungs-Si-MOSFET definiert ist, der wiederum eine niedrige Q_RR und einen Vorwärtsspannungsabfall von nur etwa 1,75 V hat, während die Ausgangskapazität C_OSS niedrig ist. Außerdem gibt es einen Avalanche-Effekt, der vor Überspannungen schützt.

Der SiC-FET wurde von United Silicon Carbide entwickelt und hat nun bereits die vierte Generation erreicht, die sich durch eine verbesserte Zellendichte auszeichnet, um den Einschaltwiderstand pro Flächeneinheit (R_DS·A) zu verringern. Darüber hinaus verfügt er über ein hochentwickeltes thermisches Design mit silbergesinterter Chip-Befestigungstechnologie (Die Attach) und Techniken zum Dünnen der Wafer für minimalen Wärmewiderstand zum Substrat.

Vergleiche sind nur aussagekräftig zwischen SiC-FETs und anderen Technologien für dieselbe Spannungsklasse von Komponenten. Außerdem müssen Merkmale Berücksichtigung finden, bei denen Kompromisse geschlossen werden. Daher ist es sinnvoll, Leistungszahlen wie RDS·A für die Anzahl Dies pro Wafer bei einer bestimmten Leistung und R_DS·E_OSS zu betrachten. Letzteres ist ein Maß dafür, wie Verluste bei hart schaltenden Anwendungen gegen Leitungsverluste abgewogen werden. Bild 2 zeigt den Vergleich zwischen einem 750-V-Gen-4-SiC-FET von UnitedSiC und einem 650-V-SiC-MOSFET des Wettbewerbs bei 25 °C und 125 °C. Die Vorteile liegen auf der Hand, ebenso wie die nützlichen zusätzlichen 100 V bei der Nennspannung der SiC-FETs.

UnitedSiC hat ein Demoboard für eine Totem-Pole-PFC-Stufe mit seinen Gen 4-Komponenten UJ4C075018K4S entwickelt, das mit 750 V und 18 mΩ in TO-247-4L-Gehäusen mit Kelvin Connection (4-Punkt-Abtastung) arbeitet. Die PFC-Stufe ist für 3,6 kW bei 85 bis 264 V_AC Eingang und 390 V_DC Ausgang ausgelegt. Zwei der SiC-FETs werden für den 60 kHz Hochfrequenzteil der Schaltung und vier 28 mΩ-Silizium-Superjunction-MOSFETs für den langsamen Teil verwendet. Bild 3 zeigt die Kurven für den Wirkungsgrad mit einem Spitzenwert von 99,37 Prozent bei 2,5 kW Leistung und 230 V_AC. Zur Information sind auch Kurven für kostengünstigere 60 mΩ-SiC-FETs mit zwei parallelen Komponenten in jeder Position dargestellt.

Bei sehr kostensensiblen Anwendungen können Q3 und Q4 in Bild 1 durch Standard-Siliziumdioden ersetzt werden, und der Wirkungsgrad kann bei dem beschriebenen Demoboard immer noch über 99 Prozent liegen. Bei Verwendung eines Brückengleichrichters können die beiden zusätzlichen Dioden sinnvollerweise zur Begrenzung des Einschaltstroms Verwendung finden, um eine kurzzeitige Sättigung des Boost-Induktors beim Einschalten zu verhindern.

Um die Auswahl geeigneter SiC-FETs zu erleichtern, hat UnitedSiC ein Web-basiertes Design-Tool zur Verfügung gestellt, den FET-Jet Calculator. Das interaktive Tool enthält vorprogrammierte Anwendungsschaltungen für isolierte und nicht isolierte DC-DC-Wandler verschiedener Topologien und für AC-DC-Wandler, einschließlich der einfachen Boost-PFC, Totem-Pole-PFC und andere. Die Modi CCM und CrM werden unterstützt. SiC-FETs lassen sich aus einer Dropdown-Liste für jede Anwendung auswählen. Das Tool berechnet sofort den Gesamtwirkungsgrad, die nach Schalt- und Leitungsverlusten analysierten Verluste, die Sperrschichttemperaturen und die Strombelastungswerte. Die Bauteile können für eine höhere Leistung parallelgeschaltet werden. Bei unzulässigen Eingaben wird eine Warnung ausgegeben. Die Nutzung des Tools ist kostenlos und erfordert keine Registrierung. (na)