Bild 2: LED-Package mit Fan-out Wafer and Panel Level Packaging.

(Bild: Fraunhofer IZM)

In nahezu allen Bereichen unserer heutigen Welt vollzieht sich derzeit der Prozess der Digitalisierung, von deren Auswirkungen nahezu jeder betroffen sein wird.

Bild 1: Multi-Project Fan-out Wafer Level Packaging für Hochfrequenzanwendungen.

Bild 1: Multi-Project Fan-out Wafer Level Packaging für Hochfrequenzanwendungen. Fraunhofer IZM

Ein wesentlicher Trend in der Digitalisierung ist die Vernetzung von Geräten, die sich über eine Vielzahl von Alltagsgegenständen erstreckt, sodass man hier vom Internet der Dinge (Internet of Things) spricht. Von den zum Teil radikalen Veränderungen haben wir heute schon erste Vorstellungen, wenn wir Smartphones, elektronische Ausweise, smarte Armbänder, aber auch vernetzte Fahrräder oder Autos betrachten. Selbst im medizintechnischen Bereich bieten immer kleiner werdende Elektronikkomponenten einen unverzichtbaren Komfort für Menschen, der noch vor wenigen Jahren unvorstellbar erschien.

Was bei diesen Anwendungen oft stillschweigend vorausgesetzt wird, ist die optimierte Bereitstellung von miniaturisierten, multifunktionellen und autark (d.h. insbesondere mit Blick auf ihren Energiebedarf, die Vernetzungsfähigkeit und die Betriebsdauer) operierenden Elektroniksystemen (Smart Electronic Systems), um Daten aufzunehmen, zu verarbeiten und zu übertragen und auf die von ihnen gesteuerten Systeme und Kommunikationsnetzwerke einzuwirken.

Anforderungen an Smart Electronic Systems

Um den Prozess der zunehmenden Digitalisierung und Vernetzung von nahezu beliebigen „Dingen“ zu ermöglichen, muss die Elektronik immer leistungsfähiger und zugleich energieeffizienter, aber auch multifunktioneller und trotzdem preisgünstiger werden. Dazu sind in allen Ebenen der Digitalisierung eine Vielzahl von zum Teil auch disruptiven Innovationen vonnöten, die durch elektronische Komponenten, intelligente Firmware und neue Interface-Architekturen adressiert werden. Diese sind insbesondere auch auf spezifische Anwendungsbedürfnisse ausgerichtet.

Die Zahl der vernetzten Komponenten im Internet der Dinge wächst zudem extrem schnell. Ab dem Jahr 2025 rechnet man zum Beispiel mit einem exponentiellen Wachstum vernetzter Sensorknoten. Das Problem hierbei: Mit der Anzahl der Knoten steigt auch der Energieverbrauch weiter an. Im Jahr 2013 entsprach der Energiebedarf von allen vernetzten Geräten weltweit gemäß einer Studie der International Energy Agency dem Gesamtbedarf an elektrischer Energie in Deutschland. Innerhalb der nächsten Jahre wird sich dieser Bedarf sogar auf 1140 Terawatt pro Jahr nahezu verdoppeln, wobei die Digitalisierung und insbesondere das Internet der Dinge einen erheblichen Anteil an diesem Wachstum haben werden.

Aus diesem Grund ist es wichtig, dass Smart Electronic Systems beispielsweise viel energieeffizienter werden und die von ihnen gesteuerten Anwendungen besser mit der von ihnen genutzten Energie umgehen. Eine Energieoptimierung muss sowohl auf jeder Funktionsebene wie auch in der Gesamtsystembetrachtung stattfinden. Bereits beginnend in der Konzeptionsphase müssen alle Möglichkeiten der Energieeffizienz bei der Systementwicklung einbezogen werden. Im System betrifft dies vom Betrieb des Sensors, der Signalwandlung, dem Energiemanagement und den verwendeten Netzwerktechnologien, die gesamte Signalkette. Ein intelligenter Schaltungsaufbau wird ebenso wie optimierte Algorithmen der Datenverarbeitung und Nutzung geeigneter Netze mit geringsten Latenzen (< 1ms) bei höchstem „Quality of Service“ dafür sorgen, dass die Funktionen mit möglichst geringem Energieaufwand bereitgestellt werden können, um die Anwendung zu bedienen. Es betrifft aber auch den Einsatz von Energie-Harvesting-Systemen zur Vorort Energieerzeugung und Energiespeicherung, um die Betriebsdauer zu maximieren und gegebenenfalls auf externe Batterien zu verzichten und das System zu einem gänzlich energieautonomen System innerhalb seiner effektiven Lebenszeit hinzuführen. Hierbei spielen ein breitbandiges Multi-Energy Harvesting aus der Umgebung, eine Energiespeicherung für eine lange Betriebsdauer ohne Batteriewechsel und die Maximierung der Betriebsdauer durch Minimierung von Regelstrecken zur Verkürzung von Reaktionszeiten und energieverzehrenden Datentransfers eine entscheidende Rolle.

Die zunehmende Miniaturisierung ermöglicht es hierbei mittlerweile auch extrem kleine Batterien aufzubauen – zum Beispiel durch Wafer-Level-Technologien – und damit kleinste Objekte miteinander zu vernetzen. Mit dem aktuellen Trend, im Bereich von Assembly und Packaging auf größere Substratformate (zum Beispiel mit 18 Zoll x 24 Zoll großen Panels) zu setzen, können die Fertigungskosten trotz unterschiedlicher Fertigungsvolumina weitgehend niedrig gehalten werden. Mit dem Fan-out Wafer Level und Panel Level Packaging wird derzeit eine der neuesten Assembly- und Packaging-Trends in der System in Package-Welt verfolgt, die den zunehmenden Anforderungen an eine extreme Miniaturisierung und den steigenden Systemanforderungen gerecht wird. Der vorliegende Beitrag möchte aus der Vielzahl der zu bearbeitenden Schwerpunkte zwei sehr wichtige näher betrachten – die Aufbautechnologien und die Energieversorgung.

Fortschrittliche Systemintegration mit WLP und PLP

Miniaturisierung und viel höhere Leistungsfähigkeit wurden entscheidend durch die Einführung des Wafer Level Packagings (WLP) ermöglicht. Der Anteil dieser Packageform beträgt zurzeit für aktive Bauelemente etwa 50 Prozent in den aktuellen Smartphones und steigt weiter rapide an. Solche WLPs weisen oft jedoch nur noch als Dimension annähernd die Chipgröße selbst auf, sodass hier eine höhere Komplexität in 2D äußerst schwer möglich ist. Die Weiterentwicklung fokussiert sich deshalb unter anderem auf die Dreidimensionalität (Stacking, Through Silicon Vias). Zusätzlich erschwert die stetige Verkleinerung der IC-Strukturen, die sich weiterhin entsprechend dem Mooreschen Gesetz entwickeln, nun zunehmend die flächige Verteilung der Lotkugeln auf einen Pitch, der eine nachfolgende Assemblierung auf Standardleiterplatten ermöglicht.

Bild 3: Mikrobatterie auf Silizium-Glas-Basis in einem Testaufbau als Pufferspeicher eines energieautarken, drahtlosen Sensormoduls (l.). Lade- Entlade-Charakteristik einer Silizium-Mikrobatterie bei verschiedenen, kapazitätsgenormten Strömen (1C: Vollentladung in 1h, 2C: Vollentladung in 0.5 h usw., r.).

Bild 3: Mikrobatterie auf Silizium-Glas-Basis in einem Testaufbau als Pufferspeicher eines energieautarken, drahtlosen Sensormoduls (l.). Lade- Entlade-Charakteristik einer Silizium-Mikrobatterie bei verschiedenen, kapazitätsgenormten Strömen (1C: Vollentladung in 1h, 2C: Vollentladung in 0.5 h usw., r.). Fraunhofer IZM

Eine Weiterentwicklung ist das Fan-out WLP, welches durch eine Umverdrahtung über die Chipfläche hinaus eine Anschlusskonfiguration ermöglicht. Dabei werden als eine mögliche Prozessfolge die Wafer vereinzelt und die ICs mit der aktiven Fläche nach unten auf eine temporäre Folie geklebt. Von der Rückseite werden die ICs mit dem Molding Compound umspritzt. Nach Ablösen der Folie kann dann die Umverdrahtung erfolgen. Das Fan-Out WLP ist damit die ideale Verbindung zwischen einem substratlosen Package und der Möglichkeit, die Chipfläche für das SMT-Raster unter Verwendung von hoch-gefüllten Epoxidharzes (Molding Compound) zu verteilen. Im Gegensatz zum bisherigen WLP, bei dem die Umverdrahtung nur innerhalb des ICs (Fan-in) möglich ist, ist es nun möglich, das Anschluss-Layout anzupassen, sodass damit weitere Schritte der Systemintegration auf Package-Ebene erfolgen können. Dabei werden weitere ICs, Passive und auch andere Komponenten in das Package integriert und damit kostengünstige System-in-Packages (SiP) direkt im Package realisiert [1]. Kostenintensive Interposer zur Layout-Anpassung lassen sich so vermeiden. Bisher erfolgt die Prozessierung weitgehend auf 300 mm großen Wafer-Formaten, wobei sich die Formatgröße hierbei durch geringe Anpassung der Maschinenkonfigurationen bis auf maximal 330 mm ausdehnen lässt.

Ein weiterer Ansatz ist die Verwendung von großflächigen Panels (Substrate: Leiterplatte oder Moldings), wie diese bereits im LCD und Solarbereich verwendet werden. Werden die Fan-out-WLP-Prozesse auf solche großen Panels mit Formaten von 18 Zoll x 24 Zoll umgestellt, können die Fertigungskosten weiter reduziert werden. Während jedoch für die Wafer Level Packages die Prozesse weitgehend standardisiert sind, findet bei den Paneltechnologien noch eine Prozess- und Systementwicklung statt, um die Industrietauglichkeit für eine Serienfertigung herzustellen. Nachteil ist, dass hier eine Direktübernahme der Waferlevel-Materialien, -technologien und -standards in den meisten Fällen nicht möglich ist. Auch deshalb wurde auf Initiative des Fraunhofer IZM ein weltweites Konsortium (Panel Level Packaging Consortium) gegründet, um Fragen der Kostenmodellierung und der Technologieoptimierung in den Bereichen Bestückung, Umverdrahtung und Molding zu untersuchen sowie die Standardisierung voranzutreiben und die Ergebnisse in die Massenfertigung zu überführen (vgl. Bild 1 und 2). Die Partner des Konsortiums vertreten die gesamte Wertschöpfungskette vom Material und Equipment sowie vom OSAT bis hin zum Endanwender.

Entwicklungen bei der Energieversorgung miniaturisierter Systeme

Die Steigerung der Energieeffizienz wird ein wichtiger Baustein für die weitere Digitalisierung werden, dabei müssen die Energiequellen (Batterie, Akkumulator, Energy-Harvesting-System) so in Größe und Leistung angepasst werden, dass diese genau die notwendige Energie für die integrierte Funktionalität bereitstellen. Vor allem, wenn es das Ziel ist, einen Langzeitbetrieb sicherzustellen oder sogar ein autarkes System aufzubauen, ist die Energiebilanz eines der wichtigsten Bestandteile des Systemdesigns, wo alle potenziellen Randbedingungen Berücksichtigung finden müssen. Eine zuverlässige und langlebige Energieversorgung ist somit ein wichtiges Gütekriterium für das System.

Beispiel für die vom Fraunhofer IZM und der TU Berlin entwickelten Mikrostrukturbatterie.

Beispiel für die vom Fraunhofer IZM und der TU Berlin entwickelten Mikrostrukturbatterie. Fraunhofer IZM

Ein wichtiger Trend mit der fortschreitenden Miniaturisierung mikroelektronischer Systeme ist der steigende Bedarf an miniaturisierten Batterien, etwa für medizinische Anwendungen oder zur Unterstützung bei gesundheitlichen Einschränkungen (Hörgeräte). Für Batterien ergeben sich sehr hohe und beständig weiter steigende Anforderungen an Leistungsfähigkeit, Energiedichte und Aufbautechnik. Schlüsselindikatoren sind hier die spezifische – vor allem volumetrische und flächenbezogene – Kapazität, Stromtragfähigkeit und Zyklenfestigkeit der Zellen. Im Anwendungsfeld sehr kleiner Batterien stehen zudem noch keine Standardlösungen zur Verfügung.

Genau diesem Bedarf begegnen Forscher und Technologen durch die Entwicklung sogenannter ‚Mikrobatterien‘. Zu verstehen sind darunter kleinste Primär-, hauptsächlich aber Sekundärzellen, welche einen Kapazitätsbereich von etwa 0,1 bis 2 mAh abdecken und insbesondere für die Integration in winzige Sensorknoten oder mobile Systeme sowie als Pufferspeicher in verschiedensten energieautarken Anwendungen konzipiert sind. Gerade für diese Systeme kommt es auf Leistungsfähigkeit, Zuverlässigkeit und Langlebigkeit der Energieversorgung an, denn aufgrund des Systemaufbaus oder Systemeinbauortes sind integrierte Energiespeicher hier nicht oder nur unter großem Aufwand austauschbar.

Bei der aufgrund ihrer hohen Energiedichte am weitesten verbreiteten Lithium-Ionen-Technologie kommt es in besonderem Maße auf ein hermetisches Packaging an – nicht nur um das Anwendungsumfeld vor dem Austritt von Schadstoffen zu schützen, auch weil die zum Einsatz kommenden Elektrolyte extrem feuchte- und teilweise auch luftempfindliche Verbindungen enthalten. Deshalb erfolgen die letzten Prozessschritte bei der Herstellung von Li-Ionen-Akkus auch unter trockenem Schutzgas oder in Trockenräumen. Die geringe Restfeuchte der Batteriematerialien von wenigen ppm muss über den gesamten Betriebszeitraum von oftmals mehreren Jahren garantiert werden, um Leistungseinbußen zu vermeiden.

Herstellung von Mikrobatterien

Konzepte für die Herstellung von Mikrobatterien werden derzeit stark beforscht. Einerseits setzt man darauf, herkömmliche Elektrodenlaminate auf Basis gedruckter Kompositelektroden noch kompakter herzustellen und in Metallgehäusen zu verkapseln. Andererseits versucht man, die noch sehr geringe Flächenkapazität von Festkörper-Dünnfilmbatterien durch 3D-Strukturierung der Elektroden zu vergrößern. Die Verfahren hierfür sind jedoch aufwändig, kaum verfügbar und somit vergleichsweise teuer.

Eine am Fraunhofer IZM und der TU Berlin entwickelte Technologie setzt auf die Kombination von einem mit Standardprozessen der Mikrosystemtechnologie herstellbaren Gehäuse und Kompositelektroden (Basis: Siliziumtechnologie), deren Zusammensetzung speziell an die Besonderheiten der Mikrostrukturabscheidung angepasst wurde und welche so in kleinsten Kavitäten realisiert werden können. Eine spezielle Diffusionssperrschicht verhindert, dass Li-Ionen ins Siliziumgehäuse eindiffundieren. Die beschriebenen Zellen erreichen Flächenkapazitäten von etwa 1 mAh/cm², Stromtragfähigkeiten von 5 bis 10 mA/cm² sowie eine Zyklenfestigkeit von mehreren 100 Zyklen (100 Prozent DOD, 80 Prozent Restkapazität) und können damit bereits jetzt mit den am Markt verfügbaren Kleinstakkumulatoren mithalten.

Auch ist es möglich, Zellen genau auf Kundenwünsche hin abzustimmen: Je nach Anwendung werden durch die Wahl der Elektrodenmaterialien die Nennspannung sowie die Form der Entladekurve der Batterie angepasst (vgl. Bild 3a+b). Unter Anwendung spezieller Technologien ist es möglich, Batterieelektroden mit einer präzisen Mikrostruktur herzustellen. Somit kann das Stromtragfähigkeits- und Impedanzverhalten einer bestimmten Batteriechemie zusätzlich gezielt optimiert oder die Form der Batterie anwendungsspezifisch bereitgestellt werden [2].

Fraunhofer IZM 04-Hörkontaktlinse_web

Bild 4a+b: Rechts im Bild ist das miniaturisierte Hörgerät (‚Hörkontaktlinse‘) mit integriertem Li-Ionen-Akkumulator zur Befestigung direkt auf dem Trommelfell zu sehen. Links in der Schnittdarstellung gut erkennbar ist der Sitz der Hörkontaktlinse im Gehörgang zu sehen. TU Berlin und Auric Hörgeräte

Erfolgreiches Forschungsprojekt: Hörkontaktlinse

Das Konzept wurde bereits erfolgreich in verschiedenen praktischen Anwendungsszenarien umgesetzt. So wird derzeit in dem vom BMBF geförderten Forschungsprojekt „Hörkontaktlinse“ (www.hörkontaktlinse.org) unter Zusammenarbeit von Auric Hörgeräte, dem Universitätsklinikum Tübingen und der TU-Berlin mit seinem Forschungsschwerpunkt Technologien der Mikroperipherik ein formspezifischer Lithium-Ionen-Akkumulator entwickelt, welcher ein neuartiges, extrem miniaturisiertes Hörgerät mit Energie versorgt.

Fraunhofer IZM 04b-Hörkontaktlinse-System

Detailansicht der Hörtkontaktlinse. TU Berlin und Auric Hörgeräte

Die Hörkontaktlinse wird direkt auf dem Trommelfell befestigt und stellt damit eine Zwischenform zwischen implantierbarem und außenliegendem Hörgerät dar. Sie soll gering- bis hochgradig schwerhörigen Menschen ein naturgetreues Richtungshören bei hohem Tragekomfort ermöglichen. Zielstellung für den Akku ist eine Laufzeit von zwei Tagen und eine Ladezeit von maximal 30 Minuten. Dabei hat das Gesamtsystem einen Durchmesser von nur 6 mm (Bild 4). Für Anwendungen mit sehr niedrigen Entladeströmen können jedoch noch wesentlich kleinere Zellen hermetisch verkapselt werden. So gibt es bereits erste siliziumintegrierte Mikrobatterien mit einer Gehäusekantenlänge von nur 0,5 mm und einer Gesamtdicke von 200 µm.

Zusammenfassung

Die Digitalisierung, die sich derzeit in nahezu allen Anwendungsbereichen vollzieht, macht noch kleinere, komplexere, multifunktionelle und vernetzbare Systeme erforderlich. Auch die dafür notwendigen Systemintegrationstechnologien selbst müssen technologisch und prozesstechnisch weiterentwickelt werden, um die Produktivität zu erhöhen und somit die Kosten weiter zu verringern. Mit Integrationstechnologien auf Wafer Level und Panel Level stehen hierbei sich schnell entwickelnde Lösungen zur Verfügung, die eine enorme Miniaturisierung und alle üblichen Fertigungsvolumina zulassen.

SMT Hybrid Packaging 2018: Halle 5, Stand 434

 

Fußnote

Danksagung

Der Autor dankt den Mitarbeiterinnen und Mitarbeitern des Fraunhofer IZM und des Forschungsschwerpunktes Technologien der Mikroperipherik der TU Berlin für die Forschungsergebnisse und Technologiebeispiele, die in diesen Artikel Eingang gefunden haben. Gleiches gilt für die Förderer (z.B. BMBF und AiF), deren Projekte wichtige Teilentwicklungen ermöglichten.

Literatur und Quellen:

[1]        T. Braun, et al: Development of a Multi-Project Fan-Out Wafer Level Packaging
ECTC 2017, 30. Mai – 2. Juni, Lake Buena Vista, Florida, USA

[2]        Hahn, R.; Ferch, M.; Hoeppner, K.; Elia, G.: Micro Patterned Test Cell Arrays for High-throughput Battery Materials Research.
Proceedings of LTB3D 2017, June 2017, Bordeaux, Frankreich.

Prof. Dr.-Ing. Dr. sc. techn. Klaus-Dieter Lang

TUB-Professor Dr. Klaus-Dieter Lang, Fraunhofer IZM
Prof. Dr.-Ing. Dr. sc. techn. Klaus-Dieter Lang, Institutsleiter des Fraunhofer IZM und Prof. an der TU-Berlin
Institutsleiter des Fraunhofer IZM und Prof. an der TU-Berlin

Dr.-Ing. Maik Hampicke

Fraunhofer IZM-Maik Hampicke
Dr.-Ing. Maik Hampicke, Assistent der Institutsleitung Fraunhofer IZM
Assistent der Institutsleitung Fraunhofer IZM

(mrc)

Kostenlose Registrierung

Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.
*

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?

Unternehmen

Fraunhofer IZM Berlin Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration

Gustav-Meyer-Allee 25
13355 Berlin
Germany