Architektur für automatisiertes Fahren und ADAS
ZF und SiliconAuto zeigen I/O-Interface-Chip
ZF und SiliconAuto haben auf der Embedded World 2026 einen I/O-Interface-Chip mit System-Mikrocontroller vorgestellt. Die Lösung erfasst und verarbeitet Sensordaten in Echtzeit für ADAS- und AD-Anwendungen.
Der I/O-Interface-Chip von ZF für Fahrzeugrechner integriert Sensorschnittstellen sowie Funktionen zur Vorverarbeitung von Kamera- und Radardaten. Gesteuert und überwacht werden diese vom Mikrocontroller XMotiv M3 von SiliconAuto, der unter anderem Systemstart, Basisdienste, Stromsequenzierung, Taktsteuerung und Reset übernimmt.
ZF Group
ZF und SiliconAuto haben auf der Embedded World 2026 in Nürnberg einen neuen I/O-Interface-Chip sowie ein Mikrocontroller-Design für Hochleistungscomputer im Automobilbereich vorgestellt. Gezeigt wurde eine Live-Demonstration, bei der Sensordaten direkt auf dem Chip in Echtzeit erfasst und vorverarbeitet wurden. Für die Entwicklung erhielten beide Unternehmen den „Embedded Award 2026“ in der Kategorie „SoC / IP / IC Design“. Vorgestellt wurde eine Plattform für Fahrerassistenzsysteme und automatisiertes Fahren, bei der Sensoranbindung und Vorverarbeitung vom zentralen Hochleistungs-SoC getrennt werden.
Wie ist die Lösung von ZF und SiliconAuto aufgebaut?
Die Systemlösung kombiniert ein I/O-Interface-Chip-Design von ZF mit dem Mikrocontroller XMotiv M3 von SiliconAuto. Der Mikrocontroller übernimmt die Funktion des System-Controllers und steuert unter anderem Systemstart, Basisdienste, Leistungssequenzierung, Taktsteuerung und Reset-Überwachung. Der I/O-Interface-Chip integriert die erforderlichen automobilen Sensorschnittstellen sowie Funktionen zur Vorverarbeitung von Sensordaten. Dazu gehören die kamerabasierte Bildsignalverarbeitung mit geringer Latenz und die integrierte Radarsignalverarbeitung.
Dabei übernimmt der I/O-Interface-Chip die Erfassung und Vorverarbeitung von Sensordaten, bevor diese an den Hochleistungsrechner weitergegeben werden. Damit werden Aufgaben aus dem zentralen SoC ausgelagert, sodass dort Rechenressourcen für Wahrnehmungs- und Fahrfunktionen freiwerden. Die Anbindung an unterschiedliche Hochleistungs-Chips erfolgt über standardisierte Schnittstellen wie PCIe oder Ethernet. Nach Angaben der Unternehmen lässt sich die Lösung dadurch mit verschiedenen Rechenplattformen kombinieren.
Warum soll die Architektur eine Alternative zu monolithischen SoCs sein?
ZF und SiliconAuto ordnen die Architektur als Alternative zu monolithischen System-on-Chips ein. Statt Sensoranbindung, Vorverarbeitung und Systemsteuerung in einem einzelnen Baustein zusammenzufassen, verteilt das Konzept diese Aufgaben auf mehrere spezialisierte Komponenten. Nach Darstellung der Unternehmen erleichtert dieser Ansatz die Aktualisierung einzelner Chips oder Chiplets für neue Fahrzeuggenerationen. Damit könnte der Anpassungsaufwand sinken, ohne dass die gesamte SoC-Architektur neu entwickelt werden muss.
Bedeutung für ADAS und automatisiertes Fahren
Die Lösung ist für Fahrerassistenzsysteme und Anwendungen des automatisierten Fahrens ausgelegt. Sie unterstützt die Vergabe von Zeitstempeln und Synchronisation angeschlossener Sensoren und ist auf deterministisches Daten-Streaming ausgelegt. Zudem ist die Architektur laut den Unternehmen für unterschiedliche Fahrzeugklassen vorgesehen. Genannt werden Anwendungen vom Einstiegssegment bis hin zu Systemen für automatisiertes Fahren auf SAE-Stufe 4.
Nach Angaben der Unternehmen reduziert die Lösung den Stromverbrauch, indem Datenübertragungen auf DDR-Speicher begrenzt und Taktraten abgesenkt werden. Zudem soll der I/O-Interface-Chip den Hochleistungs-SoC bei der Sensor-Datenerfassung und bei Teilen der Vorverarbeitung entlasten. Die Architektur ist so ausgelegt, dass Fahrzeughersteller einzelne Komponenten an neue Fahrzeuggenerationen anpassen können. Das betrifft insbesondere Rechen-, KI- und I/O-Bausteine.
Der Mikrocontroller XMotiv M3 von SiliconAuto ist eng mit dem I/O-Interface-Chip gekoppelt und fungiert als System-Controller. Er übernimmt Aufgaben wie schnellen Systemstart, Basisdienste, Leistungssequenzierung, Taktsteuerung und Reset-Überwachung.
Wie soll sich die Plattform weiterentwickeln?
Die weitere Entwicklung zielt auf offene, standardbasierte Die-to-Die-Verbindungen wie UCIe. Der I/O-Chip soll damit perspektivisch in ein konformes I/O-Chiplet überführt werden. Dadurch könnten Rechen-, KI-Inferenz- und I/O-Komponenten unabhängiger voneinander ausgewählt und aktualisiert werden. Für Fahrzeughersteller würde das mehr Spielraum bei der Auslegung künftiger Rechnerarchitekturen bedeuten.
