Abb_12

(Bild: Schweizer Electronic)

| von Christian Rössle,, Thomas Gottwald,
Heavy Copper T² im Querschliff

Heavy Copper T² im Querschliff Schweizer Electronic

Heavy Copper T² im Querschliff

Heavy Copper T² im Querschliff Schweizer Electronic

Es gibt verschiedene Möglichkeiten hohe Ströme bei hohen Umgebungstemperaturen effizient über unterschiedliche Leiterplatten-Substrate zu führen. Welche Lösung letztendlich eingesetzt wird, bestimmt die Applikation.

Heavy Copper T²

Das Heavy Copper T² baut auf konventioneller Dickkupfer-Technologie auf. Dabei wird die Leiterplattenkonstruktion im Wesentlichen dadurch bestimmt, dass freigeätzte Bereiche mit einem hohen Harzvolumen verfüllt werden müssen. Das Harz wird während des Verpressvorgangs von den verwendeten Prepregs freigesetzt. Aufgrund des hohen Harzbedarfs müssen mehrere harzreiche Prepregs eingesetzt werden. Infolge kommt es zu hohen Isolationsabständen zwischen der Außenlage und der Dickkupferinnenlage. Das bedeutet einerseits, dass Microvia-Technologien, z.B. lasergebohrte Sacklöcher, aufgrund der hohen Isolationsdicken mit der Dickkupfertechnologie nicht in Einklang zu bringen sind. Andererseits erhöht die Isolationsdicke den thermischen Widerstand der Leiterplatte und verringert deren Zuverlässigkeit, denn dickere Schaltungen sind bei thermischer Wechselbeanspruchung einem höheren Stress im Bereich der Durchkontaktierungen ausgesetzt.

Die Nachteile lassen sich bei der Heavy Copper T²-Technologie dadurch überwinden, dass die freigeätzten Bereiche der Dickkupferschaltung in einem speziellen Fertigungsschritt bereits mit Harz verfüllt werden. So können im späteren Verpressschritt dünne Prepregs verwendet werden. Daraus resultieren folgende Vorteile:

  • Geringere Gesamtdicke der Leiterplatte
  • Geringere Abstände der Kupferlagen untereinander
  • Gesteigerte Zuverlässigkeit bei thermischer Wechselbeanspruchung
  • Höhere thermische Leitfähigkeit des Aufbaus in z-Achse (through plane)

Power Combi Board

Power Combi Board im Querschnitt.

Power Combi Board im Querschnitt. Schweizer Electronic

Beim Power Combi Board wird eine kombinierte Innenlage verwendet, die Dickkupferbereiche für die Hochstromführung enthält. In der gleichen Ebene befinden sich jedoch auch Kupferlagen mit 18 bzw. 35 µm Standard-Dicke. Sie dienen der Entflechtung komplexer Komponenten. Mit dieser Technologie lassen sich daher Leistungs- und Logikteil einer Applikation in nur einer Leiterplatte realisieren. Bisher benötigte man dafür zwei separate Leiterplatten, die mit einem Steckverbinder verbunden werden mussten. Mit dieser Lösung lässt sich die Zuverlässigkeit im Einsatz erhöhen sowie der erforderliche Bauraum optimal nutzen.

Inlay Board

Inlay Board mit 2 mm dicken Kupfer- Inlays

Inlay Board mit 2 mm dicken Kupfer- Inlays Schweizer Electronic

Leiterplatten mit eingepressten Kupfer-Coins sind seit langem aus dem Bereich des thermischen Managements bekannt. Wesentlicher Nachteil dieser Technik ist, dass die Dickenanpassung der Kupfercoins an die Leiterplatte eine besondere Herausforderung darstellt. Während die coins sehr geringe Toleranzen aufweisen, unterliegen Leiterplatten-Multilayer herstellungs- und aufbaubedingt einer Dickenschwankung von bis zu 10%. Daher schließt die Oberfläche der Leiterplatte nur bei einem Teil eines Fertigungsloses beidseitig bündig mit der Oberfläche des Inlays ab. Bei der Montage auf den Kühlkörper kann dies zu Dickenschwankungen des verwendeten thermischen Interface-Materials führen.

Leadframe mit Kavitäten zur Bestückung von Leistungshalbleitern

Leadframe mit Kavitäten zur Bestückung von Leistungshalbleitern Schweizer Electronic

Leadframe mit bestückten MOSFETs-Leistungshalbleitern

Leadframe mit bestückten MOSFETs-Leistungshalbleitern Schweizer Electronic

Schweizer löst das Problem, indem die Inlays nicht in eine fertige Leiterplatte eingepresst, sondern während des Multilayer-Herstellungsprozesses in den Gesamtverbund einlaminiert werden. Dabei auftretende Dickenunterschiede der Leiterplatte gleichen die verwendeten Prepregs aus. Das Inlay lässt sich komplett in die Matrix einbetten, was zu einem elektrisch isolierten Inlay führt.

Eine andere Möglichkeit besteht darin, das Inlay einseitig bündig mit dem Gesamtaufbau der Leiterplatte abschließen zu lassen. So können optimale thermische Übergänge genutzt werden. Da das Inlay in der Regel deutlich breiter ausgeführt wird als die darauf bestückte Komponente, findet im Inlay eine sofortige Wärmespreizung statt. Die auf diese Weise vergrößerte Übergangsfläche am Kühlkörper sorgt für geringere thermische Widerstände im Bereich des thermischen Interface-Materials. Außer für das thermische Management eignen sich diese Inlay-Schaltungen auch für die Leitung hoher Ströme mit geringen ohmschen Verlusten. Die meisten Applikationen nutzen sowohl die geringen ohmschen Verluste als auch die optimale thermische Anbindung an den Kühlkörper. Daher gilt das Inlay Board als die High-End-Lösung auf Basis konventioneller Leiterplatten.

Smart p² Pack

Querschliff durch ein p²-Pack mit Cu-gefüllten Microvias

Querschliff durch ein p²-Pack mit Cu-gefüllten Microvias Schweizer Electronic

Die Miniaturisierung von Hochleistungselektronik setzt voraus, dass Schaltungsverluste so gut wie möglich minimiert werden und die Verlustleistung auf engem Raum effizient abgeführt werden kann. p²-Pack-Technology ermöglicht ultraflache Leistungs-Module mit einer Dicke von 1 – 1,4 mm. Aufgrund der Nutzung von Embedding-Technologien und Prozessen aus der Leiterplattenindustrie weisen sie eine geringere Verlustleistung und ein verbessertes Schaltverhalten auf. Mit der p²-Pack-Technologie steht eine neue Methode zur Herstellung von Leistungsmodulen zur Verfügung. Grundlage sind so genannte Leadframes, in die Kavitäten zur Aufnahme von Leistungshalbleitern eingebracht werden.

Die Kavitäten werden im nächsten Schritt mit Leistungshalbleitern bestückt. Ziel ist es, die Oberfläche des Halbleiters eben zur Oberfläche des Leadframes anzuordnen. Die so aufgebauten Leadframes werden mithilfe von klassischen Leiterplatten-Prozessen zu einem 3-lagigen Aufbau laminiert. Eine Leiterplatten-Verdrahtungsebene über dem Chip ersetzt die Bonddrähte. Die Ansteuerung der Gates erfolgt über Leiterbahnen. Die Source Pads werden flächig ausgeführt, um sowohl eine niederohmige, elektrische Anbindung als auch eine gute thermische Spreizung der abzuführenden Verlustleistung zu erreichen.

lösungsbaukasten

Die zunehmende Elektrifizierung des Antriebsstrangs und der Nebenaggregate von Kraftfahrzeugen führt die Leistungselektronik in einen Massenmarkt. Miniaturisierungs- und Kostendruck steigen, denn zusätzlich zum Verbrennungsmotor beansprucht auch ein elektrischer Antrieb Platz im eng begrenzten Bauraum. Dieser Trend erfordert Schaltungsträger, die mit hohen elektrischen Leistungen bei minimalen Verlusten umgehen können. Begrenzte Einbauräume erfordern, auch Orte mit hohen Umgebungstemperaturen zu nutzen. Neue hochtemperaturbeständige Materialien und Hochstromtechnologien erlauben es zukünftigen Applikationen, verstärkt auf Leiterplattentechnologien zu setzen.

Die Ankontaktierung an die Oberseite der Chips erfolgt auf galvanischem Weg über kupfergefüllte Sacklöcher, die das Dielektrikum auf der Oberseite durchdringen. Die Halbleiter müssen eine für diese Prozesse kompatible Oberflächenmetallisierung haben.

Der Aufbau des p²-Packs ist symmetrisch. Daraus resultiert ein minimierter Pumpeffekt bei thermischen Zyklen. Die massiv ausgeführten Cu-Lagen über und unter dem Leadframe führen konstruktiv zu einer doppelseitigen Kühlung des Halbleiters, obwohl nur die Unterseite an einen Kühlkörper angeschlossen werden muss. Je nach Leadframedicke kann so bis zu 1/3 der auftretenden Verlustleistung über die Oberseite gespreizt und durch das Package nach unten auf den Kühlkörper abgeführt werden.

Das p²-Pack selbst lässt sich als 1:1 Ersatz eines DCB-Substrats mit einem Logik-Kontroll-Board kombinieren. Aufgrund der geringen Höhe von 1 bis 1,4 mm kann das flache Bauteil in ein Logik-Kontroll-Board eingebettet werden. So erreicht man sehr kurze Verbindungen vom Gate-Treiber zu den Gate-Kontakten der Leistungshalbleiter. Der Treiber-Baustein kann auf das Kontroll-Board, direkt über den Leistungshalbleiter platziert werden. Die Verbindung zum Gate erfolgt über Kupfer-gefüllte Durchkontaktierungen von der Außenlage zum p²-Pack. An der Unterseite des Smart-p²-Pack lässt sich unter Verwendung von thermischem Interface-Material ein Kühlkörper anbringen.

Welche Technologie eignet sich für welche Aufgabe?

Anschluss der Gate- / Source-Pads mittels Leiterstrukturen

Anschluss der Gate- / Source-Pads mittels Leiterstrukturen Schweizer Electronic

Welche Technologie zum Einsatz kommt, bestimmen die Anforderungen der jeweiligen Applikation. So ist beispielsweise die Anzahl der Hochstrom führenden Netze entscheidend dafür, ob ein Dickkupferboard (viele Netze) verwendet wird oder ein Inlay-Board (wenige Netze). Soll eine Kombination aus Logik und Leistungsteil in einer Leiterplatte realisert werden, empfiehlt sich das Power-Combi-Board. Stehen nur minimale Bauräume zur Verfügung und sollen gleichzeitig Schaltungsverluste minimiert werden, um eine hohe elektrische wie thermische Performance auf engstem Raum zu erreichen, ist das Smart-p²-Pack die am besten geeignete Lösung.

Christian Rössle,

(Bild: Schweizer Electronic)
Vice President Sales & Marketing bei Schweizer Electronic

Thomas Gottwald,

(Bild: Schweizer Electronic)
Director Next Generation Products bei Schweizer Electronic

(cm)

Kostenlose Registrierung

*) Pflichtfeld

Sie sind bereits registriert?