Fehler in der IC-Qualifizierung vermeiden

Die Durchführung einer Vorprüfung oder einer Vorauswahl vor der Qualifizierung ist sehr wichtig, um potenziell schwache Komponenten zu eliminieren. Bauteile, die elektrische Tests nicht bestehen, sollten nicht in weiteren Schritten genutzt werden, bei denen sie der Belastung im Rahmen der Qualifizierung ausgesetzt werden. Wenn einige Parameter von Einheiten nahe an den Testgrenzwerten liegen, kann das eine Herausforderung darstellen. Auch wenn sie die Tests zunächst bestehen, können die Parameter dieser Komponenten während der Belastung außerhalb ihrer Grenzwerte driften, was zu Fehlern in den Ergebnissen der automatisierten Testgeräte (Automated Test Equipment, ATE) führt. Daher ist es unerlässlich, die Komponenten auszusortieren, deren Parameter nahe an den Testgrenzwerten liegen.

Ein Ansatz besteht darin, vorab einen elektrischen Test (E-Test) der Komponenten unter Verwendung der Produktionstestgrenzen durchzuführen, die einen Drei-Sigma-Schutz gegenüber den tatsächlichen Testdatengrenzwerten bieten. Dies ist die erste Testrunde. Die zweite Testrunde umfasst die Durchführung von E-Tests unter Verwendung von Qualifikationstestgrenzen, die den Datenblattgrenzen ohne Schutzbänder entsprechen.

Dieser zweistufige Screening-Prozess reduziert die Wahrscheinlichkeit von Ausfällen aufgrund von Qualifikationsbelastungen erheblich. Durch die Eliminierung von Komponenten, die sich in der Nähe der Ausreißer befinden, wird das Risiko eines Ausfalls während der Belastungsphase der Qualifizierung gemindert. Dieser proaktive Ansatz verbessert die Gesamtzuverlässigkeit und Leistung der Komponenten.

Nützliche Qualifizierungswerkzeuge und -ansätze zum Finden von Bauteilfehlern

Es ist wichtig, jeder Einheit während der Vorprüfung eine eindeutige Seriennummer zuzuweisen. Bei größeren Mengen wird eine elektronische Chip ID bevorzugt, um einen einfachen Datenvergleich zwischen Vor- und Nachprüfung zu ermöglichen. Eine Abweichung von weniger als zehn Prozent vom Vorprüfungsgrenzwert gilt als bestanden, was die Verwendung der elektronischen Chip ID während der Qualifizierungsprüfung erfordert.

Um zwischen Bauteilfehlern und Problemen mit der Wiederholbarkeit der Prüfung zu unterscheiden, wird eine Steuereinheit 50-mal durch dieselbe Prüfsequenz geführt. Wenn sie alle 50 Durchgänge besteht, bestätigt dies die Stabilität der Prüfung. Wenn sie jedoch nach einigen Einsätzen fehlschlägt, deutet dies auf ein Problem mit der Wiederholbarkeit der Prüfung hin, was eine weitere Untersuchung erforderlich macht. Die Analyse der Daten nach der Belastung trägt dazu bei, potenzielle testbezogene Probleme zu identifizieren. Wenn solche Probleme festgestellt werden, muss das Testprogramm optimiert werden; das Ergebnis sollte nicht als Komponentenausfall gekennzeichnet werden. Bei komplexen Bauteilen wie dem Apollo MxFE AD9084 von Analog Devices ist es wichtig, die Steuereinheiten auch während der Hochtemperatur-Belastungstests zu betreiben. Da das Bauteil mit 37 W betrieben wird, können separate Steuereinheiten vor potenziellen Problemen mit der Stromversorgung schützen.

EDA-Software von Siemens im Projekt EuroCDP

Siemens erschließt der europäischen Elektronikindustrie durch das Projekt EuroCDP der Chips JU den Zugang zu EDA-Software. Das schafft bessere Wettbewerbsbedingungen für kleinere Unternehmen, Start-ups und Forschungseinrichtungen.

Eine weitere häufige Ursache für Ausfälle von Bauteilen sind Spannungsspitzen beim Umschalten der Versorgungsspannung. Beim Einschalten der Versorgungsspannung kann es in den ersten Millisekunden zu Störimpulsen kommen, die das Bauteil beschädigen können. Wenn es im Labor für Zuverlässigkeitstests zu einer Stromunterbrechung kommt und der Stromgenerator eingeschaltet werden soll, besteht die Möglichkeit von Spannungsspitzen, die wiederum das Bauteil beschädigen können. Dies wird als elektrische Überlastung (Electrical Overstress, EOS) bezeichnet. Um diesen Mechanismus zu verhindern, besteht eine der einfacheren Maßnahmen darin, eine Suppressordiode hinzuzufügen. Die Suppressordiode wird als Shunt in den Stromversorgungspfad eingefügt. Wenn eine Spannungsspitze auftritt, wird zuerst die Suppressordiode aktiviert, was EOS-Schäden verhindert und Ausfälle von Bauteilen während der Qualifizierung wirksam reduziert.

Bild 1 zeigt eine Suppressordiode in Aktion, die einen Stromausfall und nachteilige Auswirkungen auf die Komponente verhindert. Durch solche Vorbeugungsmaßnahmen lassen sich Rezertifizierungen, Terminverzögerungen und zusätzliche Kosten vermeiden. Bei der Entwicklung des Apollo MxFE AD9084 war dies ein wichtiger Aspekt.

Während der Qualifizierung kann eine weitere Art von Ausfall auftreten, die mit der Feuchtigkeitsempfindlichkeit (Moisture Sensitivity Level, MSL) zusammenhängt. Dieser Belastung geht in der Regel eine konfokale Ultraschallmikroskopie (Confocal Acoustic Microscopy, CSAM) während des Reflow- und Trocknungsprozesses voraus. MSL wird auch als Qualifizierungsbelastung auf Paketebene bezeichnet. Manchmal zeigen CSAM-Bilder nach der Belastung und der Nachprüfungsphase eine Delaminierung des Chips. CSAM ist eine schnelle, zerstörungsfreie Analysetechnik, bei der Veränderungen der akustischen Eigenschaften in integrierten Schaltkreisen und ähnlichen Materialien mithilfe von Ultraschallwellen erkannt werden.

Gemäß dem JEDEC-Standard gilt eine Delaminierung des Chips zwischen Epoxidharz und Chip von mehr als zehn Prozent als Fehler. Eine Möglichkeit, dies zu verhindern, ist die Durchführung einer CSAM- und Thru-Scan-Analyse während des Qualifizierungsprozesses. Thru-Scan, auch bekannt als akustische Mikroskopie im Transmissionsmodus, ist besonders effektiv bei der Erkennung von Delaminationen an der Die-Attach-Schnittstelle.

IC-Integration in 3D wird zum Mainstream

Heterogene Integration und modulare Chiplet-Architekturen verändern die Entwicklung komplexer ICs. Neue Designstandards, Tools und Workflows beschleunigen die Einführung von 3D-ICs in industrielle Anwendungen.

Tony Mastroianni

Todd Burkholder

Um eine Delamination des Chips weiter zu verhindern, müssen zwei Faktoren berücksichtigt werden. Überprüfen Sie zunächst die Temperaturen des Epoxids und des Aushärtungsprofils, um sicherzustellen, dass sie innerhalb des geeigneten Bereichs liegen. Stellen Sie ferner während des Montageprozesses sicher, dass alle Flussmittelrückstände effektiv entfernt wurden. Dies ist besonders wichtig, wenn eine Hochdruckreinigung durchgeführt wurde. Darüber hinaus ist die Auswahl des richtigen MSL von entscheidender Bedeutung. Für laminatbasierte Gehäuse ist ein MSL 3 empfehlenswert. Die Verwendung von MSL 1 oder 2 kann zu Ausfällen führen.

Bei größeren elektronischen Gehäusen wie einem TQFP-Gehäuse (Thin Flat Quad Package) von 10 mm × 10 mm ist die Wahl von MSL 3 gegenüber MSL 1 vorzuziehen, um das Risiko einer Delaminierung des Chips und eines möglichen Ausfalls des Bauteils zu verringern.

Hilfreiche Qualifizierungstest: Leckstromprüfung für elektronische Bauelemente

Eine Leckstromprüfung ist ein wichtiger Vorabtest, mit deren Hilfe festgestellt werden kann, ob ein Prozessfehler vorliegt. Bei einer Leckstromprüfung wird das Bauteil ausgeschaltet und sowohl mit positiver als auch mit Nullspannung beaufschlagt, um zu prüfen, ob ein Stromfluss vorhanden ist. Wird Strom detektiert, deutet dies auf einen Prozessfehler hin, und diese Einheiten sollten keiner Qualifizierungsbelastung unterzogen werden. Eine Belastung kann zu einem scheinbaren Versagen führen und dadurch die Ermittlung der tatsächlichen Ursache erschweren, die möglicherweise im Fertigungsprozess begründet ist.

Die Integration von Hardware für eine Leckstromprüfung in die endgültige Schnittstellen-Hardware kann jedoch komplex sein. Um dieses Problem zu lösen, kann eine Prüfkarte konstruiert werden, mit der die Leckstromprüfung durchgeführt werden kann, noch bevor der Chip in das endgültige Gehäuse eingebaut wird. Dadurch lassen sich Prozessfehler frühzeitig erkennen.

Ein weiterer häufiger Fehler während der Qualifizierung entsteht durch Montageprobleme. Dies kann auf Faktoren wie Kupferpins auf Silizium oder BGA-Gehäuse mit vielen Anschlüssen zurückgeführt werden, die bis zu 900 Pins erreichen können und manchmal zu Komplikationen bei der Metallurgie unter den Lötbällen führen. Eine effektive Methode zur Identifizierung und Behebung von Montageproblemen ist die Durchführung eines Verlaufstests, der sowohl positive als auch negative Durchgangsprüfungen umfasst. Dadurch können Montageprobleme frühzeitig, also noch vor den Funktions- und Parametertests, erkannt werden. Außerdem trägt dies dazu bei, die Ursache des Problems zu lokalisieren. In einigen Fällen wird der Durchgangstest vor der endgültigen Gehäusemontage auf Chipebene mit einer Prüfkarte durchgeführt. Diese Vorgehensweise senkt nicht nur die Kosten, sondern liefert auch eine Schätzung der endgültigen Mustermengen, was zur Kostensenkung und einer besseren Planung für das Team beiträgt.

Es ist wichtig zu beachten, dass ein Durchgangstest auf ein montagebezogenes Problem hinweist, das sich von einem bauteilbezogenen Qualifikationsfehler unterscheidet. Wenn ein Fehler mit dem Prozess des Packagings zusammenhängt, wird er in Bezug auf die Qualifikation als Packaging-bezogenes Problem betrachtet. Wenn es sich jedoch um ein Problem im Zusammenhang mit dem Gehäuse selbst handelt, können Maßnahmen zu dessen Behebung ergriffen werden. Häufige Ursachen für Probleme bei der Montage sind Fehlausrichtung des Drahtbonders, Epoxidharzauftragung und Temperatur des Aushärtungsprofils. Es wurde beobachtet, dass ein erheblicher Teil der Ausfälle im Laufe der Jahre auf Probleme im Zusammenhang mit der Montage zurückzuführen ist. Daher kann die Umsetzung eines robusten Ansatzes für die elektronische Verpackung während der Montage zu einer erheblichen Reduzierung der qualifikationsbezogenen Ausfälle führen.

Der Gleichstrom-Hochtemperatur-Lebensdauertest (Direct-Current High-Temperature Operating Life, DCHTOL) ist entscheidend für die Vorhersage der Zuverlässigkeit eines Bauteils im Laufe der Zeit. Durch Belastung des Bauteils bei Temperaturen von 70 °C bis 125 °C ermitteln wir einen Beschleunigungsfaktor (Acceleration Factor, AF) von etwa 118. Das bedeutet, dass jede Teststunde bei 125 °C etwa 118 Stunden normaler Nutzung bei 70 °C entspricht.

Bei einer Belastung von 1000 Stunden DCHTOL entspricht dies etwa 13,58 Jahren. Diese Belastung ist besonders kritisch für den Apollo MxFE AD9084 von ADI, der in Phased-Array-Radargeräten und Weltraumanwendungen eingesetzt wird, wo die Bauteile langen Betriebszeiten standhalten müssen.

Während des Tests kann eine Überwachung der I/V-Kurve Belastungs- oder Kühlkörperprobleme verhindern. Dies kann dazu beitragen, potenzielle Probleme frühzeitig zu erkennen und dadurch Fehlversagen während der Qualifizierung zu vermeiden.

Eine weitere Möglichkeit, Qualifizierungsfehler zu vermeiden, besteht darin, zusätzliche Tests durchzuführen, bevor ein fehlerhaftes Bauteil zur Analyse eingeschickt wird. Ein wirksamer Test ist die Messung des Kontaktwiderstands, um den Ort und die Ursache des Fehlers genau zu lokalisieren.

Hochtemperatur-Lebensdauertests für die Elektronik

Der Hochtemperatur-Lebensdauertest (High-Temperature Operating Life, HTOL) ist eine weitere kritische Phase, in der Bauteile ausfallen können. Die richtige Bestimmung des Wärmewiderstands (Theta Jc) ist entscheidend, um eine Überhitzung zu vermeiden. Thermische Scans liefern wichtige Erkenntnisse, helfen bei der Identifizierung von Überhitzungsbereichen und ermöglichen Korrekturmaßnahmen.

Elektrostatische Entladungen (Electrostatic Discharge, ESD) können ebenfalls zu Fehlern während der Qualifizierung führen. Wenn zusätzlich zu den Einheiten, die ESD-Tests unterzogen werden, auch Steuereinheiten geprüft werden, trägt dies zur Einhaltung der ESD-Protokolle bei und bestätigt die ordnungsgemäße Handhabung während des Prozesses.

Die Gruppierung von Pins nach Funktion und die Anwendung von ESD in separaten Arealen verringert das Risiko von ESD-Fehlern. Darüber hinaus ist bei hochentwickelten Bauteilen wie dem Apollo MxFE eine sorgfältige Taktkonditionierung unerlässlich, insbesondere bei der Verwendung interner PLLs oder Takte. Die richtigen Oszillatorfrequenzen und Spannungspegel sind entscheidend für zuverlässige Tests.

Es ist wichtig, Probleme mit Quarzoszillatorschaltungen während HTOL-Tests zu beheben. Die Änderung des Schaltplans und des Layouts ist hilfreich, aber die Umsetzung dieser Änderungen auf der Qualifizierungsplatine kann mit erheblichen Kosten verbunden sein. Um dies zu vermeiden, kann eine Richtlinie für Adapterplatinen, wie sie beispielsweise bei ADI AD9084 angewendet wird, eine kostengünstige Lösung sein.

Wie im Beispiel des Apollo MxFE von ADI in Abbildung 5 dargestellt, wurde jede der Adapterplatinen mit dem modifizierten Taktschema einer individuellen Überprüfung unterzogen. Die nächste Herausforderung bestand darin, diese Adapterplatinen auf den vorhandenen HTOL-Platinen anzubringen, die ein fehlerhaftes Taktschema hatten. Die spezifischen Lötpunkte wurden identifiziert und die Adapterplatinen erfolgreich auf die vorhandene HTOL-Platine gelötet. Diese Anpassung funktionierte reibungslos und führte zu erheblichen Kosten- und Zeitersparnissen, welche die Entwicklung einer neuen Platine mit sich gebracht hätte. Nach der Optimierung des Taktschemas und dem Abschluss der Qualifizierung für den AD9084 wurden bei den bisher durchgeführten HTOL-Tests keine Ausfälle festgestellt.

Volle Trace Observability für alle C/C++-Systeme

Mit der Percepio Tracealyzer SDK können Applikations- und Plattformentwickler ab sofort individuelle Erweiterungen erstellen, um volle Trace Observability für alle C/C++-Systeme zu erzielen.

Die Einhaltung der in diesem Artikel beschriebenen Richtlinien kann das Auftreten von Qualifizierungsfehlern effektiv verringern. Es ist wichtig zu beachten, dass ein erheblicher Teil dieser Fehler auf externe Faktoren zurückzuführen ist und nicht auf inhärente Probleme mit einer Komponente. Die sorgfältige Befolgung dieser Schritte beugt jedoch nicht nur häufigen Qualifizierungsproblemen vor, sondern ermöglicht auch eine gründliche Analyse, um die Ursachen zu ermitteln. Dieser optimierte Ansatz trägt zur rechtzeitigen Markteinführung des Produkts bei und minimiert gleichzeitig den Bedarf an Testern und Arbeitsstunden. Darüber hinaus erleichtert er die Identifizierung spezifischer Problembereiche, sodass dem Designteam umfassendes Feedback gegeben werden kann.

Der Beitrag beruht auf Unterlagen von Analog Devices.