IC-Integration in 3D wird zum Mainstream

Beim Fertigen von SoCs hat sich in den letzten Jahren die Chiplet-basierte heterogene Gehäuseintegration als vielversprechende Alternative zu herkömmlichen monolithischen Gehäusen entwickelt. Bei der heterogenen IC-Integration, oft in 3D-Technologie durchgeführt, teilt man die Bausteine, die normalerweise auf einem einzigen Die implementiert würden, in feste und vorgefertigte IP-Blöcke – sogenannte Chiplets – auf.

Was steckt hinter der Chiplet-Technologie?

In der Regel stellen die Chiplets eine spezifische Funktion bereit, die in einem optimalen Chip-Prozessknoten implementiert ist. Mehrere Chiplets und optional ein kundenspezifischer SoC lassen sich in einem einzigen Gehäuse unterbringen und über Chiplet-zu-Chiplet-Schnittstellen mit hoher Geschwindigkeit beziehungsweise Bandbreite miteinander verbinden. Die daraus resultierenden heterogen integrierten 3D-IC-Gehäuse bieten eine höhere Leistung bei reduzierten Kosten sowie eine höhere Ausbeute als herkömmliche Chips. Außerdem haben sie nur eine geringfügig größere Fläche als ein herkömmliches monolithisches SoC-Gehäuse.

„Chiplets sind für Automotive unausweichlich“

Chiplets gelten als Hoffnungsträger für die automobile Systemarchitektur der Zukunft. Bart Placklé von imec erklärt im Interview, warum Europa handeln muss, was das neue Zentrum in Heilbronn plant und wie er die weltweite Entwicklung beurteilt.

Wie funktioniert die 3D-Integration in SoCs?

Dieser systemorientierte Ansatz ist eine Methode, die eines der Konzepte der System Technology Co-Optimization (STCO) umsetzt und sich stark vom herkömm-lichen Chip-Design unterscheidet. Dabei ist die STCO ein Ansatz der Chip-Optimierung, die vier Tätigkeitsschwerpunkte umfasst, die sowohl komplex als auch anspruchsvoll sind (Bild 1):

• Architekturplanung und -analyse
•  Funktionsdesign und -prüfung
•  physische Designplanung und -verifizierung
• elektrische Analyse und Zuverlässigkeitsanalyse

Der neue Ansatz bringt viele Vorteile mit sich und eröffnet neue Möglichkeiten für das Design elektronischer Systeme. Allerdings stellt sich die Frage, wie sich die spannende, jedoch herausfordernde 3D-IC-Methode vereinfachen lässt, da sie ein großes Fachwissen und einen hohen Aufwand erfordert.

Vor diesem Hintergrund wurde 2021 im Rahmen der Open Compute Project Foundation (OCP) die Chiplet Design Exchange (CDX) gegründet, deren Ziel es ist, die Technologie zu fördern, zu unterstützen und letztendlich als Standard zu etablieren. Die CDX-Arbeitsgruppe setzt sich aus Electronic Design Automation (EDA)-Anbietern, Halbleiterherstellern (FABs), Outsourced Semiconductor Assembly and Test (OSAT)-Unternehmen und Anbietern von Substratmaterial zusammen. Wichtigstes Ziel der Arbeitsgruppe ist es, das Entstehen eines Chiplet-Ökosystems zu fördern. Hierfür definiert sie die nötigen Modelle zum Unterstützen des 3D-IC-Designprozesses sowie die verschiedenen Arten von Design Kits, die hierfür erforderlich sind. Hiermit möchte die Arbeitsgruppe ein Ökosystem von Design Kits etablieren, mit dem das 3D-IC-Design in der gesamten Halbleiterindustrie vereinfacht werden soll. Zudem will man der Tatsache Rechnung tragen, dass die Packaging Community bisher über keine gut strukturierten Process Design Kits (PDKs) für herkömmliche ASIC-Technologien verfügt.

Chiplets bereiten den Weg für die Halbleiterzukunft

Im Chiplet Center of Excellence forschen drei Fraunhofer Institute an Chiplet-Technologien für die Automobilindustrie. Praxistaugliche Arbeitsabläufe und Bewertungsverfahren sollen helfen, die Umsetzbarkeit von Systemlösungen mit Chiplets abzuschätzen.

Innerhalb der Arbeitsgruppe entstand die Idee, künftig wiederverwendbare Chiplets auf den Markt zu bringen. Aus diesem Grund ist es entscheidend, bestehende Standards für die verschiedenen 3D-IC-Design-Kit-Formate – 3DKs genannt – weiterzuentwickeln und zum Einsatz zu bringen. Außerdem sollen die 3DKs in maschinenlesbaren Formaten vorliegen, damit sie von den Tools und Workflows zu verarbeiten sind. Andererseits will man dafür sorgen, dass die EDA-Unternehmen die Workflows und verschiedenen Formate unterstützen. Schließlich müssen ebenfalls die OSATs, die Daten für die verschiedenen Design Kits erzeugen, zu einem Bestandteil desselben Ökosystems werden, um die entscheidende Verbindung zur Produktion herzustellen.

Der IC-Designprozess verfügt über eine sehr strukturierte und genau definierte Infrastruktur für die Entwurfsunterstützung. Diese beinhaltet IP: die wiederverwendbaren Bestandteile von SoC-Designs. Es gibt Prozessdesignkits, in denen die technischen Regeln zum Erstellen von Extraktionsdecks oder Platzierungs- und Routingdecks enthalten sind. Außerdem sind Makros für das Design von Speichern und analogen Signalarten vorhanden. Das Konzept soll auf viele Aufgaben im

Save the date: 30. Automobil-Elektronik Kongress

Am 16. und 17. Juni 2026 findet zum 30. Mal der Internationale Automobil-Elektronik Kongress (AEK) statt. Dieser Netzwerkkongress ist bereits seit vielen Jahren der Treffpunkt für die Top-Entscheider der Elektro-/Elektronik-Branche und bringt nun zusätzlich die Automotive-Verantwortlichen und die relevanten High-Level-Manager der Tech-Industrie zusammen, um gemeinsam das ganzheitliche Kundenerlebnis zu ermöglichen, das für die Fahrzeuge der Zukunft benötigt wird. Trotz dieser stark zunehmenden Internationalisierung wird der Automobil-Elektronik Kongress von den Teilnehmern immer noch als eine Art "automobiles Familientreffen" bezeichnet.

Sichern Sie sich Ihr(e) Konferenzticket(s) für den 30. Automobil-Elektronik Kongress (AEK) im Jahr 2026! Folgen Sie außerdem dem LinkedIn-Kanal des AEK und #AEK_live.

Im Channel zum Automobil-Elektronik Kongress finden Sie Rück- und Vorberichterstattungen sowie relevanten Themen rund um die Veranstaltung.

Design Enablement Kits im Überblick

Gehäusebereich ausgedehnt werden. Jedoch erfordert das eine andere Art von Designkit. 3D-IC-Designs verlangen einen umfassenden Satz neuer Design Enablement Kits, um beim Entwurf und Verifizieren zu unterstützen und zur Übergabe an die Fertigung.

Design Enablement Kits lassen sich nach den zuvor erwähnten Tätigkeitsschwerpunkten unterteilen: physikalisches Design, elektrische Analyse, Zuverlässigkeitsanalyse und Prüfung, die bereits vor der jeweiligen

Planung beginnt. Außerdem müssen beim Liefern der Bauelemente an die Produktion Prüffaktoren für die einzelnen Chiplets und das komplette, im Gehäuse enthaltene System, generiert werden.

Um die Anforderungen in all diesen Schlüsselbereichen zu erfüllen, wurden vier 3DKs entwickelt. Hiermit lassen sich eine umfassende Reihe von Design Enablement Kits anbieten, die für das Design sowie Verifizieren, Analysieren und Testen von 3D-IC-Designs hilfreich sind.

• Chiplet Design Kits (CDK): Empfohlene Chiplet-Modelle unterstützen die Integration in ein 3D-IC-Design.
• Package Assembly Design Kits (PADK): Pitch-Abstandsregeln für Chiplet Input/Output (I/O)/Through Silicon Via (TSV), Breite/Abstand von Trägermaterial/Interposer sowie Routing- und allgemeine Platzierungsregeln für Gehäusekomponenten.
• Material Design Kits (MDK): Verbundmaterialeigenschaften für Gehäusekomponenten unterstützen die elektrische Analyse und Zuverlässigkeitsanalyse.
• Package Test Design Kits (PTDK): Definieren I/O-Pins für das Prüfen sowie Abmessungen und Funk-tionen zum Unterstützen der Automatic Test Equipment (ATE)-Testhardware und -Testung.

Welche Rolle spielt die CDX-Arbeitsgruppe?

Entwickler nutzen CDK-Modelle für die anfänglichen Planungsphasen von Architektur, Test und physikalischem Design, die für das Entwickeln eines Chiplets erforderlich sind. Der erste Schritt der CDX-Arbeitsgruppe bestand darin, die Designmodelle zu bestimmen, die für die Integration eines Chiplets in ein Gehäuse erforderlich sind. Hierzu arbeitete sie zuerst mit der Joint Electron Device Engineering Council (JEDEC)-Gruppe zusammen.

Diese Vorteile bieten Chiplets gegenüber SoCs – auch im Auto

Was sind Chiplets, und welche Vorteile bieten Sie gegenüber SoCs? Warum bieten Chiplets völlig neue Möglichkeiten und Kooperationsmöglichkeiten? Wo liegen die Herausforderungen, und wie meistern wir sie? Hier finden Sie Antworten und Definitionen.

Dabei wurde das sogenannte JEP30-Bauelementemodell zum Entwickeln elektronischer Bauelemente konzipiert, die in einem Leiterplattendesign zum Einsatz kommen sollen. Weil die CDX-Arbeitsgruppe versuchte, etwas Ähnliches auch für 3D-ICs zu entwickeln, bat sie die JEDEC, ihr beim Erweitern des Bauelementemodells zu helfen, damit es ebenfalls Chiplets unterstützt. Gemeinsam wurde eine Liste von Chiplet-Designmodellen entwickelt, deren Integration sich in ein Chiplet empfiehlt. In Zukunft möchte die CDX-Arbeitsgruppe wiederverwendbare Chiplets auf den Markt bringen. Hierzu bedarf es einem Erweitern des JEP30-Bauelementemodells, das die Arbeitsgruppe im Januar 2023 auf den Weg gebracht hat und nun ein JEDEX-Standard ist.

Als nächstes wurden Checklisten für andere Formate entwickelt und Empfehlungen für die zur Unterstützung der Designanalyse erforderlichen Modelle ausgesprochen. Zumindest gibt es damit eine Checkliste, die Auskunft darüber gibt, welche Modelle verfügbar sind. Ein Chiplet-Designer oder -Anbieter kann definieren, welche Modelle bereitstehen. Außerdem sind Möglichkeiten vorgesehen, mit denen man die Modelle tatsächlich einbeziehen kann. Letztlich liegt es am jeweiligen Chiplet-Anbieter, ob er diese in das Bauteilmodell aufnehmen möchte.

Was PADKs sind und warum sie für 3D-ICs unverzichtbar werden

Heute wird aktiv am Erstellen von Package Assembly Design Kits (PADKs) gearbeitet. Sie beinhalten Regeln zur Pitch-Definition sowie zu Abstand und Art der Verbindungskomponenten, die zur Verbindung der Chiplets mit den Interposern und dem Substrat Verwendung finden.

Gemäß den Richtlinien der CDX-Arbeitsgruppe sind sie in einem maschinenlesbaren Format und EDA-neutral gehalten. So ist jeder der EDA-Anbieter, vorausgesetzt, er unterstützt die Formate, in der Lage, die Regeln aus einer einzigen Quelle zu beziehen. Das ermöglicht den FABs und OSATs während der Produktion einen einfachen Zugang, da sie die Regeln in einem Format bereitstellen können, das alle EDA-Toolanbieter verwenden können. Aufgrund des Zugangs zu den Informationen und Maschinenmodellen können die PADKs in einigen EDA-Tools direkt für das Scripting zum Einsatz kommen.

Ein weiterer Bereich, an dem die CDX-Arbeitsgruppe arbeitet, sind Material Design Kits. Hierbei handelt es sich um eine gänzlich neue Idee. Führen Ingenieure Analysen durch – zum Beispiel thermische und mechanische Belastungs-, Signalintegritäts- oder Leistungsintegritätsanalysen – können die MDKs die Materialeigenschaften definieren, die in den Gehäusekomponenten innerhalb des Gehäuses enthalten sind. Hier geht es darum, sie in ein maschinenlesbares Format zu bringen, anstatt die Informationen ad hoc von den Herstellern und Materialanbietern zu erhalten und manuell in die Tools einzugeben. Die Tools würden die MDKs einsetzen, um die Materialinformationen direkt zur Analyse zu verwenden.

Wie der Name sagt, sind Package Test Design Kits für Testzwecke vorgesehen. Das Chiplet-Modell enthält zahlreiche Informationen zu den physikalischen Maßen der Bauelemente sowie über die Pins und den Funktionsmodus. Jedoch gibt es zum Testen der Bauelemente normalerweise einen anderen Satz an Pins, die man zum Testen der Waferart verwendet. Hierbei definieren die PTDKs die Position der Pins, die Modi, die physische Position, die Formen sowie sämtliche Geometrien.

Ein weiterer Vorteil eines Bauelementemodells und eines der angestrebten Ziele ist das Kreieren eines Ökosystems für den Chiplet-Markt. Wenn Anbieter ein Chiplet entwickeln und auf den Markt bringen möchten, können sie alle erforderlichen Informationen beschreiben und bereitstellen. So können Chiplet-Anbieter die Informationen zu ihren Produkten im Wesentlichen in einem elektronischen Katalog festlegen, in dem Design-Ingenieure die verschiedenen verfügbaren Komponenten sehen und jene auswählen können, die sich am besten für ihr jeweiliges Design eignen.

Chiplet-Anbieter ermöglichen es somit potenziellen Kunden, nach ihrer Chiplet-IP zu suchen sowie Funk-tion, detaillierte elektrische und physikalische Eigenschaften sowie verfügbare Designmodelle zu bewerten. Systementwickler und Chiplet-Anwender sind dann in der Lage, den Katalog zu durchsuchen und geschäftliche Transaktionen durchzuführen. Letztlich können Designer die 3DK-Modelle ebenfalls für den Design- und Verifizierungsprozess verwenden und zum Schluss an die Fertigung weiterreichen.

Autorentools als Schlüssel zur Skalierung

Auch in Hinblick auf das Entwickeln der Autorentools, die zum Erstellen der Modelle erforderlich sind, macht die CDX-Arbeitsgruppe Fortschritte und 3DK-Modelle liegen bereits im CDX-Format vor. Weil es bisher kein eingabefreundliches Format ist, besteht noch Bedarf an neutralen Open-Source EDA-Autorentools. Ziel ist es, zum Erstellen aller 3DK-Modelle über ein einziges Tool zu verfügen. So würden die individuellen EDA-Anbieter und -Hersteller sowie Bestückungsunternehmen zum Erstellen der Decks die EDA-spezifischen Implementierungen verwenden.

Zu diesem Zweck hat Siemens EDA „Innovator3D IC“ eingeführt, ein umfassendes multi-physikalisches Cockpit für das Design, Verifizieren und Fertigen von 3D-ICs. Es stellt einen schnellen, vorhersehbaren Pfad zum Planen und zur heterogenen Integration von ASICs und Chiplets bereit.

Zudem hat die CDX-Arbeitsgruppe intensiv daran gearbeitet, quelloffene, EDA-neutrale, maschinenlesbare 3DKs und Chiplet-Autorentools bereitzustellen. Hiermit möchte die Arbeitsgruppe die heterogene Integration von 3D-ICs langfristig als Designstandard für elektronische Systeme etablieren. (ts)