Europäische Forschung für künftige Chipgenerationen

Imec startet europäisches CMOS 2.0-Universitätskonsortium

Das belgische Forschungszentrum imec baut gemeinsam mit europäischen Universitäten ein Konsortium zur Weiterentwicklung von CMOS 2.0 auf. Im Fokus stehen 3D-Integration, neue Chiparchitekturen und Designmethoden für Halbleitertechnologien jenseits der klassischen Transistorskalierung.

Diemut Baldauf Diemut Baldauf

16. März 2026 - 13:00

Imec vernetzt europäische Universitäten im Forschungsprogramm CMOS 2.0 zur Entwicklung neuer Chiparchitekturen.

imec

Das belgische Forschungszentrum imec hat ein europäisches Hochschulkonsortium gegründet, das sich mit Chiptechnologien jenseits der klassischen CMOS-Skalierung beschäftigt. Insgesamt 26 Universitätsgruppen sollen gemeinsam an der Weiterentwicklung des von imec vorgeschlagenen Paradigmas CMOS 2.0 arbeiten und damit die Grundlage für zukünftige Halbleitergenerationen schaffen. Im Mittelpunkt stehen neue Ansätze für Chiparchitekturen und Designautomatisierung, die die Grenzen der traditionellen Transistorskalierung überwinden sollen. CMOS 2.0 setzt dabei auf 3D-Wafer-Stacking und heterogene Integration, um leistungsfähigere und gleichzeitig energieeffizientere Computersysteme zu ermöglichen.

Neue Chiparchitekturen durch 3D-Integration

Das CMOS-2.0-Konzept verfolgt einen Systemansatz: Statt Transistoren weiter zu verkleinern, werden mehrere spezialisierte Schichten zu einem dreidimensionalen Chipaufbau kombiniert. Dadurch lassen sich Funktionen stärker aufteilen und miteinander vernetzen. Die Technologie soll künftig eine Vielzahl von Anwendungen beeinflussen – von klassischen Prozessoren über Hochleistungs-KI-Systeme bis hin zu Embedded-KI im Edge-Bereich. Gleichzeitig entstehen neue Anforderungen an Architekturdesign, Electronic Design Automation (EDA) und Systemintegration. „Es ist das erste Mal, dass imec ein Netzwerk erstklassiger europäischer Hochschulteams strukturiert zusammenbringt, um Beiträge zur zukünftigen Halbleiter-Roadmap zu leisten“, erklärt Sahar Sahhaf, Director Academic Partnership Development bei imec.

NanoIC-Pilotlinie am Imec: Europas Angriff auf die 2-nm-Grenze

Mit der Einweihung der NanoIC-Pilotlinie am Imec in Leuven setzt Europa einen weiteren Schritt zur Stärkung seiner Halbleiterkompetenz. Der Ausbau aktueller Reinraumkapazitäten soll Forschung, Industrie und politische Ziele im Rahmen des European Chips Act zusammenführen.

Nicole Ahner

26 Doktoranden und Zugang zur NanoIC-Pilotlinie

Im Rahmen des Konsortiums werden 26 Doktoranden finanziert, die an ihren jeweiligen Universitäten forschen und eng miteinander vernetzt sind. Ziel ist es, akademische Expertise aus verschiedenen Bereichen zusammenzuführen und gleichzeitig Nachwuchskräfte für die europäische Halbleiterindustrie auszubilden. Ein zentraler Bestandteil ist der Zugang zur NanoIC-Pilotlinie von imec in Leuven. Über Prozessdesign-Kits (PDKs) können die Forschenden frühzeitig mit modernen Logik-, Speicher- und 3D-Technologien arbeiten und ihre Konzepte unter realistischen Bedingungen entwickeln.

Beteiligte Hochschulen im CMOS-2.0-Konsortium: