Photonik: Das Rennen um die perfekte III-V-Laser-Integration

In unserer zunehmend datengetriebenen Welt steigt der Bedarf an schnellerer und effizienterer Datenverarbeitung rasant an. Besonders die Anforderungen an den Datenaustausch zwischen Geräten und Maschinen (Machine-to-Machine, M2M) gewinnt durch Anwendungen der künstlichen Intelligenz (KI) und des maschinellen Lernens immer mehr an Bedeutung. Für diese datenhungrigen Technologien ist eine Hochgeschwindigkeitskommunikation mit hohen Datenraten und minimalem Energieverbrauch unerlässlich.

Um diese Anforderung bewältigen zu können, muss die optische Datenübertragung, die aufgrund ihrer Vorteile gegenüber der elektrischen Datenübertragung bereits in traditionellen Langstreckennetzen genutzt wird, erweitert und näher an die Chipebene herangeführt werden. Zu den relevanten Anwendungen gehören z. B. Fibre-to-the-X-Technologien (FTTX), bei denen „X“ verschiedene Endpunkte im Netzwerk bezeichnet, sowie Chip-zu-Chip-Verbindungen, die eine ultraschnelle und energieeffiziente Datenübertragung ermöglichen.

Der limitierende Faktor: Die Lichtquelle auf Silizium

Ein wesentlicher Akteur dieser Entwicklung ist die Silizium-Photonik, die den etablierten CMOS-Fertigungsprozess (Complementary Metal-Oxide-Semiconductor) nutzt, um kompakte Systeme für die optische Datenübertragung in großem Maßstab herzustellen. Allerdings gibt es noch eine entscheidende Herausforderung für eine kostengünstige Implementierung photonischer integrierter Schaltkreise (Photonic Integrated Circuits, PICs): Die Lichtquelle. Silizium selbst kann aufgrund seiner physikalischen Eigenschaften Licht nicht effizient emittieren, weshalb III-V-Materialien, also Materialien aus der dritten und fünften Hauptgruppe des Periodensystems der Elemente, als Alternative eingesetzt werden. Diese Verbindungshalbleiter verfügen über hervorragende optoelektronische Eigenschaften und haben daher einen eigenen III-V-Industriezweig hervorgebracht. Die Integration von III-V-Bauelementen, insbesondere Lasern, in die Silizium-Photonik stellt jedoch eine große technologische Herausforderung dar.

III-V-Integration zu Silizium

Gegenwärtig werden III-V-basierte Laser auf separaten III-V-Substraten abgeschieden, prozessiert und dann sequenziell mit den anderen optischen Bauelementkomponenten in einem Gehäuse befestigt oder via hochpräzisen Flip-Chip-Montage-Techniken mit den Photonik-Chips verbunden. Diese hybriden Integrationsmethoden sind zwar effektiv, aber teuer und nur begrenzt skalierbar, weshalb sie sich nur eingeschränkt für die Massenproduktion eignen.

Um dieses Problem zu lösen, werden alternative Integrationsmethoden erforscht. Eine vielversprechende Strategie ist der Mikrotransferdruck (Micro-Transfer-Printing, µTP) ein Back-End-of-Line-Ansatz, der eine parallele Übertragung von mehreren prozessierten III-V-Komponenten auf Silizium-Photonik Wafer ermöglicht und damit die Produktionseffizienz erheblich steigert. Eine weitere Methode ist die heterogene Integration, bei der unprozessierte III-V-Chips via Die-to-Wafer (D2W) Bonding mit Silizium-Photonik Wafern verbunden werden. Die Bauelementprozessierung erfolgt dann nach diesem Transfer in einer CMOS-Fertigungslinie. Diese heterogene Integration wird zunehmend kommerziell genutzt und ist bereits in mindestens zwei industriellen Fertigungslinien verfügbar. Doch trotz ihrer deutlichen Fortschritte bleibt sie durch die Notwendigkeit komplexer Bonding-Techniken und teurer III-V-Substrate limitiert. Die nur für das epitaktische Wachstum benötigten III-V-Substrate werden während des Herstellungsprozesses als Abfall entsorgt, was zusätzliche Bedenken hinsichtlich Sicherheit und Umweltverträglichkeit aufwirft.

Das ultimative Ziel wäre das direkte, monolithische Wachstum von III-V-Materialien auf Silizium-Substraten, wodurch die Abhängigkeit von III-V-Substraten und komplexen Transferprozessen entfällt. Jedoch führen die großen Kristallgitterunterschiede zwischen Silizium und III-V-Materialien zu Gitterfehlanpassungen und Relaxationsdefekten in der III-V-Schicht, die sich negativ auf die Leistung des Lasers auswirken.

Seit Jahrzehnten arbeiten Forscher daran, die Ausbreitung dieser Kristalldefekte zu kontrollieren. Techniken, wie die Verwendung von dicken Pufferstrukturen, thermische Behandlungen oder das Hinzufügen von Übergitterschichten wurden entwickelt, um Kristalldefekte von den aktiven Bauelementschichten fernzuhalten, jedoch mit begrenztem Erfolg. Ein bedeutender Fortschritt war die monolithische Integration von InAs-Quantenpunktlasern direkt auf Si. Im Gegensatz zu herkömmlichen Multi-Quantentopf-Lasern sind Quantenpunkte toleranter gegenüber Kristalldefekten und haben sich bereits durch ihre Zuverlässigkeit als vielversprechend für zukünftige Anwendungen bewiesen.

Ein weiterer Durchbruch bei der III-V-Integration wurde durch das selektive Wachstum (Selective Area Growth, SAG) erzielt. Bei diesem Ansatz werden mit dickem Siliziumdioxid beschichtete Silizium Substrate verwendet, deren Oberfläche so strukturiert ist, dass Öffnungen im Oxid die Siliziumoberfläche freilegen. Während des Wachstums wird III-V-Material ausschließlich innerhalb dieser vordefinierten Öffnungen epitaktisch abgeschieden. Gleichzeitig führen sehr schmale und tiefe Oxidöffnungen dazu, dass Relaxationsdefekte nach dem Prinzip des Aspect Ratio Trapping (ART) darin gefangen werden.

Da ART nur in sehr kleinen Oxidöffnungen effizient ist, bleibt jedoch das Volumen des integrierten III-V Materials gering, was die Vielfalt der realisierbaren Bauelemente stark einschränkt.

Hier kommt das Nano-Ridge Engineering (NRE) ins Spiel, ein einzigartiger Integrationsansatz, der bei imec in Löwen, Belgien entwickelt wurde. Dabei werden strukturierte Silizium-Substrate mit schmalen and länglichen Gräben durch metallorganische Gasphasenepitaxie (metalorganic vapor phase epitaxy, MOVPE) selektiv überwachsen. Die Wahl von sehr schmalen Öffnungen garantiert hierbei eine effiziente Defektreduktion. Nachdem die Gräben mit III-V-Material gefüllt worden sind, wird das Wachstum fortgeführt und Nano-Ridges (NR) mit deutlich größerem Volumen oberhalb der Siliziumoxid-Strukturierung realisiert. Die Form und Größe dieser NRs kann durch die gewählten Wachstumsbedingungen gezielt manipuliert (engineering) werden, wodurch sich der Name herleitet.

Durch diese deutliche Vergrößerung des integrierten III-V-Volumens eröffnen sich eine Vielzahl neuer Gestaltungsmöglichkeiten für potenzielle Bauelemente. Diese NRs können als Wellenleiter in optoelektronischen Bauelementen wie Lasern, Modulatoren und Fotodioden dienen. Wenn mehrere NRs parallel kontaktiert werden, können diese außerdem in einem Bipolartransistor als Leistungsverstärker ausreichend Strom liefern.

Ein entscheidender Meilenstein gelang imec mit der ersten Demonstration von Nano-Ridge-Lasern auf 300-mm-Silizium-Substraten in einer CMOS-Prototypenfertigungslinie. Damit dieses ambitionierte und neuartige Integrationskonzept ermöglich werden konnte, mussten drei wesentlich Herausforderungen bewältigt werden:

• Defektfreies Nano-Ridge Laser Wachstum: Da sehr verschiedene III-V-Materialen für die Realisierung eines Lasers notwendig sind, musste ein großer MOVPE-Parameterbereich optimiert werden. Kathodolumineszenz-Messungen ergaben schließlich eine Defektdichte von weniger als 6∙10⁴ cm^-2 in den NR-Lasern, was ein bemerkenswerter niedriger Wert für eine derart dünne III-V-Schicht auf Silizium ist.
• Verlustfreie Kontaktierung: Die Elektroneninjektion über das Silizium-Substrat war relative einfach zu realisieren, während das Design des p-Kontakts auf der NR-Oberseite eine größere Herausforderung darstelle. Ein durchgehender Metallstreifen hätte zu übermäßigen optischen Verlusten geführt, so dass stattdessen isolierte p-Plugs entlang der NRs verteilt wurden. Die periodische Anordnung führte aufgrund von Interferenzbildung zu diskreten Wellenleitermoden innerhalb der NRs mit minimaler Überlappung mit den Metall-Plugs – ein Phänomen, das auch den Single-Mode-Laserbetrieb unterstützt. Um den Fabry-Pérot-Laser-Resonator zu erzeugen, wurden Facetten in die NRs geätzt.
• CMOS-kompatible III-V-Prozessierung: Da Standard-300-mm-Halbleiterfertigungsanlagen nicht für III-V-Materialien ausgelegt sind, mussten zahlreiche Fertigungsprozesse komplett neu entwickelt werden. Angesichts der Unwägbarkeiten, die mit neuartigen sequenziellen Prozessschritten verbunden sind, wurde ein Chiplayout konzipiert, das NR-Bauelemente mit sehr unterschiedlichen Designparametern enthält, um die Wahrscheinlichkeit einer erfolgreichen Laser-Demonstration zu erhöhen. Um eine schnelle Charakterisierung der NR-Laser im Wafer-Maßstab zu ermöglichen, wurden NR-Fotodioden direkt vor den Laser-Facetten integriert.

Durch die 300-mm-Fertigung konnten Tausende NR-Bauelemente einem elektrischen Wafer-Maßstab-Test unterzogen werden. Dabei wurden über 300 funktionelle NR-Laser mit einer Lichtwellenlänge von ca. 1025 nm nachgewiesen. Dieses Ergebnis ist angesichts der Herausforderungen, die mit der Einführung eines völlig neuen 300-mm-Prozessflusses verbunden ist, sehr motivierend. Risiken wie Kurzschlüsse, eine unzureichende Facettenqualität und hohe Kontaktwiderstände hätten einen Laserbetrieb einfach verhindern können.

Weitere Tests ergaben einen minimalen Schwellenstrom von unter 5 mA, eine Steigungseffizienz von bis zu 0.5 W/A und eine maximale Gesamtausgangsleistung von 1,75 mW – ein vielversprechender Wert angesichts des Submikrometer-Querschnitts der NRs. Zudem wurde ein Single-Mode-Betrieb mit einer Seitenmodenunterdrückung (SMSR) von über 30 dB beobachtet. Untersuchungen zeigten außerdem, dass zu geringe Abstände zwischen den p-Plugs zu hohe Absorptionsverluste für den Laserbetrieb verursachen, während große Abstände zu hohen Stromdichten an den einzelnen Plugs führen, die langfristig lokale Defektbildung hervorrufen. Eine Optimierung des Kontaktdesigns könnte daher die Zuverlässigkeit der NR Laser deutlich weiter verbessern.

Die monolithische III-V-Laser-Integration in PICs mittels Nano-Ridge-Engineering hat das Potenzial die Produktionskosten zu senken, die Skalierbarkeit zu erhöhen und eine nachhaltigere Fertigung zu ermöglichen. Trotz der ersten vielversprechenden Erfolge, befindet sich die Nano-Ridge-Engineering-Technologie noch in einem frühen Entwicklungsstadium. Diese Forschungsarbeit ist Teil einer umfassenderen Pathfinding-Mission bei imec, um III-V-Integrationskonzepte zu einer höheren technologischen Reife zu führen. Kurzfristig liegt der Schwerpunkt weiterhin auf hybriden Ansätzen wie Flip-Chip-Montage und dem Mikrotransferdruck. Mittelfristig wird erwartet, dass heterogene Methoden die Integrationseffizienz weiter steigern werden. Das langfriste Ziel ist die monolithische Integration, deren Realisierung auf 300-mm-Si-Wafern mit diesem Beitrag erstmals gezeigt worden ist und damit einen wichtigen Meilenstein setzte. (na)

De Koninck et al., Nature 637, 63-69 (2025); DOI:10.1038/s41586-024-08364-2; https://www.nature.com/articles/s41586-024-08364-2