Kostentreiber bei Leiterplatten – Fokus durch Klassifizierung

Bei der Herstellung von Leiterplatten sind 70-80 Prozent der Kosten bereits durch das Layout/ Design der Leiterplatte festgelegt. Genau aus diesem Grund ist es von großer Bedeutung, dass ein Entwickler versteht, wie eine Leiterplatte gefertigt wird, welche Faktoren bei der Herstellung dem kostengünstigsten Standard entsprechen und welche Faktoren bei der Herstellung in welcher Größenordnung kostenbestimmend sind. Jede Abweichung vom Standard erhöht die Kosten. Ein weiterer wichtiger Grundsatz lautet: „Keep it simple“. Komplexe Leiterplattendesigns können viele kostspielige Fertigungsschritte und zusätzliche kostenintensive Durchlaufzeiten verursachen.

Kosten für das Basismaterial

Das am häufigsten eingesetzte Basismaterial für Leiterplatten ist das FR-4 Material. FR-4 Material besteht aus Kupferfolie, Glasfasermatten und Epoxidharz. Bildlich gesprochen machen die drei Bestandteile jeweils ein Viertel einer in 4 Teile aufgeteilten „Kostentorte“ aus. Die Produktionskosten für das Material stellen das fehlende vierte Viertel dar.

Herstellungs-Kostenfaktoren in drei Kategorien

Der Herstellungsprozess einer Leiterplatte lässt sich durch eine Vielzahl von Herstellungsparametern und somit Kostenfaktoren beschreiben. Der Autor teilt die 20 wichtigsten dieser Kostenfaktoren in drei Kategorien ein, nämlich in „signifikant wichtige“, „wichtige“ und „weniger wichtige“ Faktoren (Bild 1). Die Kategorisierung erfolgt unter Berücksichtigung der heute weltweit üblichen und weitestgehend standardisierten Leiterplatten-Herstellungsmethoden.

Signifikante wichtige Kostenfaktoren

Zu den signifikant wichtigen Faktoren gehören die Größe der Leiterplatte, die Anzahl der Lagen, die Nutzenauslastung im Produktionspanel, die Komplexität des Layouts und, insbesondere bei höheren Frequenzen, die Wahl des Materials. Es ist trivial, je größer eine Leiterplatte ist, desto mehr Material muss man verwenden und desto teurer wird sie in der Herstellung. Zudem gilt auch: je mehr Lagen eine Leiterplatte hat, desto mehr Prozessschritte zur Herstellung sind notwendig und desto teurer wird die Leiterplatte.

Zur Nutzenauslastung muss mehr gesagt werden. Die Nutzenauslastung (engl. Yield oder Utilization) beschreibt, welcher Anteil des Produktionsnutzens beim Hersteller durch die eigentliche Leiterplatte belegt ist. Jeder Hersteller benötigt fertigungsbedingt einen Randbereich zur Handhabung und Befestigung des Produktions-Panels im Produktionsprozess, aber auch, insbesondere bei komplexem Design, Platz für die sogenannten Coupons zur Überwachung wichtiger Prozesse und zur Qualitätssicherung. Die Breite des Befestigungsrands ist herstellerspezifisch. Wichtig zu wissen ist: die Breite des Rands erhöht sich mit der Anzahl der Lagen. Zum Beispiele betragen bei einem chinesischen Premiumhersteller die Randbreiten: 2L = 8mm, 4L = 10mm, 6L = 13mm, 8L = 14mm, 10L = 16mm. Somit steht also nicht die gesamte Fläche des Produktionspanels für die Herstellung von Leiterplatten zur Verfügung. Wie wichtig das Thema ist, lässt sich am Bild 2 erkennen. Auf der linken Seite sehen wir 3 gleiche Leiterplatten im Panel und auf der rechten Seite nur zwei der gleichen Leiterplatte im Panel. Die Kosten für die zwei Leiterplatten sind die gleichen wie für die drei Leiterplatten im Panel.

Was versteht man unter dem Begriff Komplexität?

Dies betrifft den Themenblock HDI Technik, also High-Density Interconnection. Micro Via Strukturen und insbesondere Buried Holes, also vergrabene Löcher, haben einen großen Einfluss auf die Kosten der Herstellung, da sie unter anderem die Anzahl der Laminierungsprozesse beeinflussen. Jeder Verpressungsvorgang stellt einen bedeutenden Kostenfaktor dar. Aber Achtung vor einer Verallgemeinerung. Durch ein geschicktes Design können Micro Via Strukturen, z.B. durch eine reduzierte Anzahl der Lagen die Gesamtkosten für eine Leiterplatte verringern. Nicht vergessen bei dieser Betrachtung sollte man auch die Tatsache, dass die HDI Technologie die Leiterplatten kleiner, leichter und dünner macht und auch die Signalintegrität wird deutlich verbessert. Sprechen Sie diesbezüglich mit ihrem Leiterplattenlieferanten.

Zu den signifikanten Kosten gehört auch das Thema Material. Solange es möglich und technisch vertretbar ist, sollte aus Kostengründen immer eine FR-4 Lösung angestrebt werden. Bei Frequenzen ≥ 2GHz muss der Einsatz von geeignetem Material mit niedrigen Dk- und Df-Werten (Anm. der Redaktion: Dk= relative Permittivität, Df=Verlustfaktor) in Erwägung gezogen werden. Grundsätzlich gilt, je höher die Frequenz, desto wichtiger wird die Auswahl des Materials und desto höher ist der Preis für das notwendige Material.

Wichtige Kostenfaktoren

Zu den wichtigen Kostenfaktoren gehören die Leiterbahngeometrie, der Bohrdurchmesser und die Anzahl der Bohrungen, die kontrollierten Impedanzen, „Plugged Vias“, die Kupferdicke, die Golddicke bei einer Hard-Gold Oberfläche und erweiterte mechanische Toleranzen.

In Tabelle 1 sind einige Standardwerte, die allesamt in die Kategorie „wichtige“ Kostenfaktoren gehören, aufgeführt. Jede Abweichung von diesen, in der Industrie weit verbreiteten Standard PCB Features, erhöht die Kosten. Bei größeren Abweichungen kann es durchaus auch zu signifikanten Verteuerungen kommen.

Noch eine Anmerkung zum Thema Kupferdicke: die Erhöhung der Kupferdicke von 75µm auf 105µm entspricht in etwa den Kosten für die Lagenerhöhung von 4 auf 6 Lagen. Aus EMV-Sicht und auch beim Thema Wärmemanagement empfiehlt es sich, zwei Lagen extra zu spendieren, als die Kupferdicke zu erhöhen. Das sollte bei der Applikation bedacht werden.

Weniger wichtige Kostenfaktoren

Zu den weniger wichtigen Kostenfaktoren gehören die verschiedenen Oberflächen, die Leiterplattendicke, die Kontur der Leiterplatte, die Lötstoppmaske, der Bestückungsdruck, die IPC Performance Class II/III, die Kantenmetallisierung (Side-Plating) und die Halbloch-Kantenkontakte (Castellation für „Board on Board“ Verbindungen).

Je mehr Prozessschritte für eine Oberfläche benötigt werden, desto höher sind die Kosten bei der Herstellung, siehe Tabelle 2.

Für die OSP Oberfläche werden die wenigsten Prozessschritte benötigt und damit ist sie die Kostengünstigste.  Die meisten Prozessschritte werden für die ENEPIG Oberfläche benötigt und sie ist damit die teuerste Variante. Die Hard-Gold Oberfläche für Direktstecker ist hier nicht berücksichtigt.

Die Lötstoppmaske, Bestandteil jeder Leiterplatte, bedarf bezüglich der Kosten eigentlich keiner Erwähnung. Jedoch bei feinen Strukturen, wie z.B. der Solder Mask Freistellung bei einem 0,5mm BGA Baustein, wird auch die Lötstoppmaske wieder zu einem Kostenthema.

Die technischen Merkmals-Unterschiede zwischen den Klassen 2 und 3 sind eher klein. Von 111 in der IPC-6012 beschriebenen Merkmale unterscheiden sich lediglich 14 Merkmale zwischen Class II und Class III. Die höheren Kosten für nach Class III gefertigten Leiterplatten resultieren aus dem teilweise sehr viel höheren Testaufwand.

Fazit

Wie bereits mehrmals erwähnt, werden die Kosten von Leiterplatten im Wesentlichen durch das Design bestimmt. Für optimale Ergebnisse und damit kostengünstige Lösungen muss mit der Leiterplatten-Kostenkontrolle so früh wie möglich, das heißt schon mit der Konzeption eines neuen Produkts, begonnen werden. Sehr hilfreich sind hier die IPC Standards IPC-2220 – 2226.

Referenzen

• [1]  Andreas Marquez, NXP: “Cost Drivers and Design Guidelines to improve PCBs”
• [2]  Zachariah Peterson, Altium: “PCB Cost Drivers and Designing to Cost”
• [3] Albert Schweitzer, Fineline/FED: Kostenfaktoren bei der Herstellung von Leiterplatten“ YouTube Link