Tasking-Tools unterstützen die RISC-V-Prozessor-IPs von Andes und die zugehörigen MachineWare Virtual Models. (Bild: Tasking)
Die Verifikations- und Debugging-Tools von Tasking auf Systemebene unterstützen jetzt die nach ISO 26262 zertifizierten RISC-V-Prozessor-IPs von Andes und die zugehörigen MachineWare Virtual Models. Dank dieser Zusammenarbeit stehen SoC-Entwicklern ab sofort RISC-V IPs und die passenden Tools für die frühe Firmware- und MCAL-Entwicklung (Microcontroller Abstraction Layer) direkt zur Verfügung.
Durch die Kombination der Produkte der drei Unternehmen können Entwicklern nahtlos zwischen virtuellen und physischen SoCs wechseln und dabei dieselben Tools und Automatisierungsskripte anwenden, ohne dass der Prozess des Anwenders geändert werden muss. So kann die Entwicklung beginnen, bevor die Halbleiter verfügbar sind, und potenzielle Fehler und Sicherheitsprobleme lassen sich frühzeitig erkennen und beheben.
Das im Rahmen der Zusammenarbeit veröffentlichte Toolset bietet Möglichkeiten für Multi-Core-, Multi-Hart-, Verifikations-, Debugging-, Performance Tuning-, Timing- und Coverage-Analysen und lässt sich gemeinsam mit den RISC-V Entwicklungsboards von Andes und den virtuellen Prototyping-Lösungen von MachineWare nutzen. Darüber hinaus werden die iSystem Debug-Adapter von Tasking die Andes RISC-V Prozessoren unterstützen, um die Verbindung mit dem Toolset zu ermöglichen.
Virtuelle Prototypen erleichtern Simulation
Andes Technology, ein Anbieter von 32-/64-Bit-RISC-V-Prozessorkernen, stellte 2022 mit dem N25F-SE die erste vollständig ISO-26262-konforme RISC-V-Prozessor-IP mit ASIL-B-Zertifizierung vor. Im vierten Quartal 2023 will das Unternehmen den ASIL-B-zertifizierten D25F-SE mit RISC-V P-Extension (SIMD/DSP) ISA-Draft vorstellen, der die Verarbeitung mehrerer Daten in einem einzigen Befehl ermöglicht. Darüber hinaus arbeitet Andes an der Bereitstellung von ASIL-D-zertifizierten Cores auf Grundlage der eigenen CPU-IPs.
Die ultraschnellen virtuellen Prototypen von MachineWare erleichtern die Simulation komplexer Hardware- und Software-Systeme für die Software-Analyse, -Verifikation und -Entwicklung sowie für die Architektur-Exploration. Mit SIM-V steht ein Hochgeschwindigkeits-RISC-V-Simulator bereit, der in eine Full-System-Simulation integrierbar ist, oder eine Virtual Platform (VP) zur Simulation ganzer SoCs oder ECUs. Neben der Verfügbarkeit noch vor dem Silizium bieten VPs viele Vorteile gegenüber physischen Prototypen, da sie eine tiefe, nichtintrusive Introspektion ermöglichen und vor Ort oder in der Cloud skalierbar sind.
