Sicherheits-IP für kundenspezifische Chips
Fraunhofer: RISC-V Secure Element wird lizenzierbare IP
Fraunhofer hat die funktionale Evaluierung des Silizium-Prototypen seines RISC-V Secure Elements abgeschlossen. Die Sicherheitsplattform steht nun als lizenzierbare IP für SoCs, ASICs und Chiplets zur Verfügung.
Silizium-Prototyp des Fraunhofer RISC-V Secure Elements bei der funktionalen Evaluierung auf einer speziell entwickelten Testplatine.
Fraunhofer IIS
Fraunhofer hat die funktionale Evaluierung seines RISC-V Secure Elements abgeschlossen. Dabei handelt es sich um eine Sicherheitsplattform, die zentrale Schutzfunktionen direkt im Chip verankert. Sie steht nun als lizenzierbare IP für SoCs, ASICs und Chiplets bereit.
Was bietet das RISC-V Secure Element?
Das Fraunhofer RISC-V Secure Element ist eine hardwarebasierte Sicherheitsplattform für kundenspezifische Chips. Es bündelt Funktionen, die dafür sorgen sollen, dass Geräte eindeutig identifiziert, Software sicher gestartet und kryptografische Schlüssel geschützt gespeichert werden können. Die Plattform lässt sich in Systems-on-Chip (SoCs), Application-Specific Integrated Circuits (ASICs) und Chiplets integrieren. Grundlage ist eine Implementierung, deren Silizium-Prototyp die funktionale Evaluierung bestanden hat.
Mit der Bereitstellung als lizenzierbare IP startet Fraunhofer den Technologietransfer in die industrielle Anwendung. Die auf OpenTitan basierende Secure-Element-Implementierung lässt sich vollständig oder über einzelne IP-Bausteine in eigene Chipdesigns integrieren. Fraunhofer bietet daneben Unterstützung bei der Integration sowie gemeinsame Entwicklungsprojekte an. Damit sollen Sicherheitsfunktionen bereits auf Halbleiterebene in kundenspezifische Systeme eingebunden werden können.
Sicherheitsfunktionen direkt im Chip
Ein Secure Element übernimmt sicherheitskritische Aufgaben innerhalb eines elektronischen Systems. Statt zentrale Schutzfunktionen ausschließlich über Software oder zusätzliche externe Bauteile abzubilden, können sie direkt in der Chiparchitektur verankert werden. Das Fraunhofer RISC-V Secure Element umfasst unter anderem eine Hardware Root of Trust. Sie bildet eine hardwareseitige Vertrauensbasis, von der weitere Sicherheitsmechanismen ausgehen. Hinzu kommen Secure Boot, sichere Schlüsselspeicherung, Geräteidentitäten, Authentifizierung und geschützte Firmware-Updates. Secure Boot prüft beispielsweise beim Start eines Systems, ob nur vorgesehene und nicht manipulierte Software ausgeführt wird. Die sichere Schlüsselspeicherung schützt kryptografisches Material, während Geräteidentitäten eine eindeutige Zuordnung einzelner Systeme ermöglichen.
Nach Angaben von Fraunhofer kann die direkte Integration dieser Funktionen externe Angriffsflächen reduzieren. Gleichzeitig können zusätzliche Komponenten auf der Leiterplatte entfallen. Sicherheitsfunktionen lassen sich zudem hinsichtlich Leistung, Fläche und Energieverbrauch an das jeweilige Chipdesign anpassen.OpenTitan und RISC-V als technische Basis
Wie der zuvor entwickelte Sicherheitschip basiert auch die Plattform auf OpenTitan und einer RISC-V-Architektur. RISC-V ist eine offene Befehlssatzarchitektur für Prozessoren. OpenTitan wiederum ist ein Open-Source-Projekt für hardwarebasierte Sicherheitsfunktionen und insbesondere für sogenannte Roots of Trust. Während der bereits vorgestellte Sicherheitschip eine physische Hardwarekomponente darstellt, umfasst die nun angebotene Plattform zusätzlich die vollständige Implementierung einschließlich Firmware-Integrationsbausteinen.
Unterstützt werden klassische kryptografische Verfahren sowie Post-Quantum-Kryptografie. Der Silizium-Prototyp wurde in einer 22-nm-FDSOI-Technologie von GlobalFoundries in Dresden gefertigt. Die Architektur ist für Anwendungen vorgesehen, bei denen Sicherheitsfunktionen direkt in SoCs, ASICs oder Chiplets integriert werden sollen. Fraunhofer nennt unter anderem Industrieautomation, Medizintechnik, Kommunikation, Energieversorgung, IoT und Edge Computing als mögliche Einsatzbereiche.
Welche Rolle spielen Chiplets?
Die Möglichkeit, das Secure Element auch in Chiplet-Designs einzubinden, verbindet die Entwicklung mit einem Thema, das derzeit in mehreren Anwendungsbereichen diskutiert wird. Bei Chiplet-Architekturen werden unterschiedliche Funktionen auf separate Halbleiterbausteine verteilt und anschließend zu einem Gesamtsystem kombiniert. Gerade im Automotive-Umfeld spielen solche Ansätze eine zunehmende Rolle. Auf der Automotive Computing Conference 2026 stehen unter anderem Chiplets, RISC-V, UCIe, KI und neue E/E-Architekturen auf der Agenda.
