Materialien treiben die Zukunft des Advanced Semiconductor Packaging

Mit steigenden Anforderungen an Rechenleistung und Energieeffizienz stoßen klassische Gehäusetechnologien in der Halbleiterfertigung an ihre Grenzen. Statt immer größerer monolithischer Chips setzen Hersteller zunehmend auf Chiplet-Architekturen, die über fortschrittliche Packaging-Technologien miteinander verbunden werden.

AEK 2026: Warum die Automobilindustrie liefern muss

Der AUTOMOBIL-ELEKTRONIK Kongress 2026 zeigte eine Branche unter Druck. KI, SDV, Chiplets und China-Speed verändern die Spielregeln. Was in Ludwigsburg (noch) klarer wurde: Geschwindigkeit ist einer der entscheidenden Faktoren für die Zukunft.

Dr. Martin Large

Vor allem 2.5D-Packaging sowie 3D-Integration mittels Kupfer-Kupfer-Hybridbonding (Cu-Cu Hybrid Bonding) gelten als zentrale Technologien der kommenden Jahre. Ihr wirtschaftlicher Erfolg hängt jedoch nicht allein von den Fertigungsprozessen ab. Ebenso entscheidend sind geeignete Materialien, eine präzise Prozesskontrolle und hohe Fertigungsausbeuten.

Welche Packaging-Technologien Chiplets wirtschaftlich machen

Bei 2.5D-Packages werden mehrere Chiplets horizontal über einen Interposer miteinander verbunden. Aktuell konkurrieren dabei drei Materialplattformen miteinander: Silizium, organische Substrate und Glas.

Silizium-Interposer bleiben Maßstab für High-Performance-Computing

Silizium-Interposer gelten insbesondere im High-Performance-Computing (HPC) als Industriestandard. Sie ermöglichen extrem feine Leiterbahnstrukturen und hohe Integrationsdichten.

Nachteilig sind jedoch die vergleichsweise hohen Herstellungskosten sowie Einschränkungen bei der maximalen Package-Größe. Als Weiterentwicklung gewinnen deshalb sogenannte lokale Silizium-Brücken an Bedeutung, die nur dort eingesetzt werden, wo höchste Verbindungsdichten erforderlich sind.

Organische Interposer senken die Kosten im Advanced Packaging

Organische Interposer stellen vor allem aus wirtschaftlicher Sicht eine attraktive Alternative dar. Besonders Fan-Out Panel Level Packaging (FOPLP) verbessert die Flächenausnutzung deutlich und kann die Packaging-Kosten gegenüber klassischen Ansätzen um bis zu 60 Prozent reduzieren.

Die Herausforderung besteht allerdings darin, ähnlich feine Leiterbahnstrukturen wie bei Silizium zu realisieren.

Glas-Interposer könnten große KI- und HPC-Packages skalierbar machen

Als besonders aussichtsreiche Materialplattform gelten Glas-Interposer beziehungsweise Glass Core Substrates (GCS). Sie kombinieren mehrere Vorteile:

• hohe Routing-Dichte
• ausgezeichnete Dimensionsstabilität
• geringere Verformung großer Packages
• anpassbarer thermischer Ausdehnungskoeffizient
• geringe elektrische Signalverluste
• Eignung für Panel-Level-Prozesse

Gerade für große KI- und HPC-Packages könnte Glas dadurch eine wichtige Rolle spielen.

Der Weg zur Serienfertigung ist jedoch anspruchsvoll. Zu den größten Herausforderungen zählen die Herstellung und Metallisierung von Through-Glass-Vias (TGV), die Handhabung großer Glaspanels, mechanische Zuverlässigkeit, Rissbildung sowie die Kontrolle von Verunreinigungen und Prozessschwankungen.

Eine hohe Ausbeute lässt sich nur durch das Zusammenspiel aus optimiertem Design, geeigneten Materialien und präzise abgestimmten Fertigungsprozessen erreichen.

Wie Cu-Cu-Hybridbonding die 3D-Integration von Halbleitern vorantreibt

Für dreidimensional integrierte Halbleiter gewinnen Cu-Cu-Hybridbonding-Verfahren zunehmend an Bedeutung. Dabei haben sich zwei Fertigungsansätze etabliert.

Wafer-to-Wafer-Bonding erhöht den Durchsatz bei identischen Chips

Beim Wafer-to-Wafer-Bonding (W2W) werden komplette Wafer in einem einzigen Prozessschritt miteinander verbunden.

Das Verfahren profitiert von einer gleichmäßigen Geometrie, was die Ausrichtung vereinfacht und hohe Produktionsgeschwindigkeiten ermöglicht. Allerdings eignet sich W2W nur eingeschränkt für unterschiedlich große Chips und setzt weitgehend identische Wafer voraus.

Imec: Hybridbonding mit 200 nm Pitch demonstriert

Imec und EV Group zeigen eine Wafer-zu-Wafer-Hybridbonding-Technologie mit 200 nm Pitch für Kupferverbindungen. Die Entwicklung soll künftige Logik-zu-Logik- und Speicher-zu-Logik-Stacks ermöglichen.

Die-to-Wafer-Bonding macht Chiplet-Packages flexibler

Beim Die-to-Wafer-Verfahren (D2W) werden einzelne Chips präzise auf einen Zielwafer aufgebracht. Dadurch lassen sich Dies unterschiedlicher Größe und Funktion innerhalb eines Packages kombinieren – ein entscheidender Vorteil für Chiplet-Architekturen.

Die höhere Flexibilität geht jedoch mit deutlich höheren Anforderungen an die Fertigung einher. Bereits kleinste Partikel oder minimale Fehlausrichtungen können die Bondqualität erheblich beeinträchtigen.

Weitere Herausforderungen entstehen durch:

• unterschiedliche Chip-Geometrien
• asymmetrische Bondprozesse bei hohen Seitenverhältnissen
• den Einsatz flexibler Trägermaterialien während des Dicing
• längere Wartezeiten zwischen Prozessschritten, die die Oberflächenqualität verschlechtern können

Neue integrierte Hybridbonding-Anlagen sollen diese Probleme künftig reduzieren und die industrielle Umsetzung erleichtern.

„Chiplets ermöglichen einen echten Top-down-Designansatz“

Chiplets gelten als möglicher Schlüssel für skalierbare und flexiblere Fahrzeugplattformen im SDV-Zeitalter. Michael Schaffert von Bosch erklärt, wo die Technologie Mehrwert schafft und welche Hürden einer breiten Industrialisierung noch im Weg stehen.

Benjamin Müller

Wärmemanagement wird zur Schlüsseltechnologie

Mit steigender Leistungsdichte wächst auch die Bedeutung eines effizienten Wärmemanagements.

In 2.5D-Packages befinden sich Hochleistungsprozessoren und HBM-Speicher häufig unter einem gemeinsamen Heatspreader. Dadurch entstehen hohe Gesamtverlustleistungen und lokale Hotspots.

Noch anspruchsvoller ist die Situation bei 3D-Packages. Dort entstehen Wärmequellen innerhalb gestapelter Dies, deren Abwärme nur schwer nach außen abgeführt werden kann.

Welche Thermal Interface Materials für Chiplet-Packages infrage kommen

Thermal Interface Materials (TIM) übernehmen eine zentrale Rolle beim Wärmetransport zwischen Chip und Kühlstruktur.

Bei der Materialauswahl spielen mehrere Kriterien eine Rolle:

• geringer thermischer Widerstand
• hohe Wärmeleitfähigkeit
• mechanische Zuverlässigkeit
• gute Kontaktqualität
• einfache Testbarkeit
• wirtschaftliche Herstellbarkeit
• Eignung für die Serienproduktion

Derzeit werden verschiedene Materialkonzepte untersucht. Dazu gehören polymerbasierte Wärmeleitpasten ebenso wie metallische TIM-Lösungen auf Indiumbasis, Flüssigmetalle sowie graphenbasierte Materialien.

Glas wird Schlüsseltechnologie im Halbleiter-Packaging

Glas spielt in der Halbleiterfertigung schon heute eine wichtige Rolle. In den kommenden Jahren rückt es jedoch ins Zentrum moderner Packaging-Konzepte. Treiber sind KI-Hochleistungsrechner Hochfrequenztechnik und die Integration von Photonik.

Nicole Ahner

Materialien entscheiden über die Zukunft des Advanced Packaging

Mit der zunehmenden Verbreitung von Chiplet-Architekturen und KI-Beschleunigern werden Materialien zu einem wesentlichen Innovationstreiber im Advanced Semiconductor Packaging. Während Silizium weiterhin höchste Integrationsdichten ermöglicht, gewinnen organische Substrate und insbesondere Glas aufgrund ihrer Skalierbarkeit und Wirtschaftlichkeit an Bedeutung. Gleichzeitig werden Cu-Cu-Hybridbonding sowie leistungsfähige Thermal Interface Materials entscheidend dafür sein, die steigenden Anforderungen an Performance, Energieeffizienz und Fertigungsausbeute zukünftiger Halbleitersysteme zu erfüllen.

Der Beitrag beruht auf Material von IDTechEx.