Löten

Fehlerhaft gelöteter µBGA durch mangelhafte Benetzung aufgrund einer unzureichenden Temperaturführung. (Bild: Fraunhofer ISIT)

Qualität ist laut „DIN EN ISO 9000:2015-11 Qualitätsmanagementsysteme - Grundlagen und Begriffe“ definiert als: „Grad, in dem ein Satz inhärenter Merkmale eines Objekts Anforderungen erfüllt“, also in welchem Maße ein Produkt den bestehenden Anforderungen entspricht. „Die Zuverlässigkeit eines technischen Produkts oder Systems ist eine Eigenschaft (Verhaltensmerkmal), die angibt, wie verlässlich eine dem Produkt oder System zugewiesene Funktion in einem Zeitintervall erfüllt wird“ (laut Wikipedia), mit anderen Worten Funktionserfüllung unter gegebenen Bedingungen in einer definierten Zeitspanne innerhalb einer akzeptablen Ausfallrate.

Fortschrittliche Fehleranalyse, wie sie im Fraunhofer ISIT betrieben wird, stellt die Grundlage für Qualität, Zuverlässigkeit und garantierte Funktion elektronischer Produkte im Produktlebenszyklus dar. Das Ziel ist hierbei nicht nur eine Dokumentation in Form bunter Bilder zu erstellen, sondern auch die Ergebnisse zu interpretieren und Ursachenforschung zu betreiben. So werden Lösungsansätze erarbeitet, mit denen Anlieferqualität und Fertigungsprozesse im Sinne eines kontinuierlichen Verbesserungsprozesses weiter optimiert werden, was letztendlich zu zuverlässigeren Produktionsprozessen führt.

Fehlerkultur installieren

Trotz größter Anstrengungen ist eine fehlerfreie Baugruppenfertigung, insbesondere unter wirtschaftlichen Gesichtspunkten, nicht zu realisieren. Fehler entstehen und es geht hierbei nicht um die Frage ob, sondern nur wann Fehler auftreten. Daher bedarf es einer Fehlerkultur, in der Fehler ohne Schuldzuweisung offen besprochen werden, ohne dabei den Verursacher an den Pranger zu stellen. So können gemeinsam Ursachen ergründet, abgestellt und in der Zukunft vermieden werden.

Beispiele für Fehler in der Elektronikfertigung sind z.B. Lotanbindungsfehler durch unzureichende Benetzung oder Temperaturführung oder Lotabfluss in benachbarte Durchkontaktierungen (DK), deren Ursachen sowohl im fehlerhaften Layout zu finden sein können als auch in einem ungeeigneten, nicht auf die Produktanforderungen angepassten Fertigungsprozess.

Lotabfluss
Röntgendarstellung eines BGA mit Kurzschlüssen und Lotabfluss. (Bild: Frasunhofer ISIT)

Schnelle und gezielte Analyse

Im Fehlerfall bedarf es einer schnellen und gezielten Analyse, um die Ausfallzeiten in der Produktion zu minimieren oder im ungünstigsten Fall eines Feldausfalls für bereits in Betrieb befindliche elektronische Systeme zielgerichtet einen Rückruf zu starten. Nur so kann der Schaden begrenzt werden. Voraussetzung hierfür ist eine zielgerichtete Fehleranalyse, die unter Einbeziehung aller notwendigen Informationen möglichst aller an der Lieferkette Beteiligten erfolgen sollte. Die Natur des Fehlers (elektrisch, mechanisch, …), der Fehlerort, die Ausfallumgebung (Prozessfehler, Zuverlässigkeitstest, Feldausfall) und Ausfalldaten (Anzahl fehlerhafter Teile, betroffene Charge, …) sind für die fortschrittliche Fehleranalyse wichtige Basisinformationen.

Dazu kommen die Kundenerwartungen, die natürlich ebenfalls zu berücksichtigen sind. Ist nur eine zerstörungsfreie Prüfung erlaubt, weil das Untersuchungsmuster noch weiter getestet werden soll. Oder gibt es auch die Freigabe für eine zerstörende Untersuchung. Bis wann wird das Ergebnis benötigt, wie sollen Zwischenergebnisse mitgeteilt werden und auf welcher Basis werden die weiteren Untersuchungsschritte entschieden, sind weitere Fragen, die unbedingt zeitnah im Austausch mit dem Auftraggeber geklärt werden müssen.

Querschliff eines Kurzschlusses durch Lotabfluss in eine DK
Querschliff eines Kurzschlusses durch Lotabfluss in eine DK (Bild: Fraunhofer ISIT)

Basierend auf der richtig definierten Aufgabenstellung und den notwendigen Informationen über das Ausfallteil sowie das Fehlerbild wird die Analysestrategie festgelegt. Hierzu werden z.B. auf Basis der Anforderungen und Definition der Abnahmekriterien (meist nach „IPC-A-610: Abnahmekriterien für elektronische Baugruppen“ in der aktuell geltenden Version, wobei im Zweifelsfall die englische Originalversion Vorrang vor der deutschen Übersetzung hat) oder auf Grundlage einer Kundenspezifikation im ISIT durch hochqualifizierte Mitarbeiter mit Hilfe modernster Laborausstattung zerstörungsfreie und zerstörende Untersuchungen an elektronischen Produkten durchgeführt.

Nichtzerstörende Prüfungen sind z.B. die visuelle Inspektion, LaserScan-Profilometrie, Röntgendurchstrahlung (2D und Röntgen-Tomographie zur Volumenuntersuchung), IR-Spektroskopie, Thermographie, Kontaminationsmessung, Ultraschalluntersuchung und elektrische Prüfungen.

Dendritenwachstum unter Schutzlack mit unzureichender Haftung
Dendritenwachstum unter Schutzlack mit unzureichender Haftung (Bild: Fraunhofer ISIT)

Zerstörende Prüfungen, die zur Analyse eingesetzt werden, sind u.a. metallographische Zielpräparation als Mittel der Querschliffanalyse, Flächenschliffanalyse, Rasterelektronenmikroskopie (REM) inklusive Elementanalyse durch energiedispersive Röntgenspektroskopie (EDX) sowie erweiterte Probenpräparation mittels Focus Ion Beam (FIB), Gehäuseöffnung, elektrische Prüfungen bis zum Ausfall und mechanische Tests (u.a. Zug-, Scher-, Druck-, Schäl-, Biege- und Härteprüfung).

Fehler, die durch Korrosion und elektrochemische Migration, falsches Baugruppenhandling (z.B. Fertigung unter unzureichenden ESD-Schutzmaßnahmen), Feuchteempfindlichkeit der zu verarbeitenden Bauelemente oder Alterungsmechanismen durch thermischen oder thermomechanischen Stress entstehen, werden so detailliert und umfassend dargestellt.

ESD-Schaden ermitteln

Im Falle eines vermuteten ESD-Schadens die Herangehensweise wie folgt. Seitens des Auftraggebers wurde der Schadensort mittels elektrischer Messtechnik und einem Funktionstest eingegrenzt und die Ausfall-Komponente verifiziert. Die Fehlerursache wurde weiter eingegrenzt, indem analytisch Kurzschluss, offene Lötstellen sowie Fehlbestückung ausgeschlossen werden konnten. Dies stützte den Verdacht, dass es sich um einen ESD-Schaden handeln könnte. Da dieser weder optisch noch röntgentechnisch ohne weitergehende zerstörende Methoden abgebildet werden kann, wurde das Polymergehäuse chemisch geöffnet. Die nun freiliegende Chipoberfläche ist optischen Inspektionsmethoden sowie einer REM-Analyse zugänglich. Deutlich sichtbar ist die aufgrund einer elektrostatischen Entladung zerstörte Chipstruktur. Sollte es sich beispielsweise um ein Entwicklungsmuster handeln und sind die Schäden nicht zu stark, ist eine Reparatur mittels FIB und Materialdeposition, wie sie regelmäßig im ISIT durchgeführt wird, möglich. Um in der Fertigung zukünftige ESD-Schäden zu vermeiden, müssen die Schutzmaßnahmen gegen ESD im gesamten Produktionsprozess überprüft und erweitert werden.

Polymergehäuse nach der Öffnung
Polymergehäuse nach der Öffnung, sichtbarer ESD-Schaden im lichtoptischen Bild (Bild: Fraunhofer ISIT)

Präparationstechnik von Bedeutung

Neben der qualifizierten Herangehensweise bei der Qualitätsbewertung und Schadensanalyse ist eine saubere und fehlerfreie Präparationstechnik von außerordentlicher Bedeutung. Präparationsartefakte, wie beschädigte Komponenten, hier Ausbrüche im Silizium, können zu falschen Schlüssen und damit zu Änderungen im Fertigungsprozess führen, die vermeintlich eine Prozessverbesserung bewirken sollen, aber im schlimmsten Fall das Gegenteil erreichen. Daher ist es notwendig, den Analyseprozess fortlaufend kritisch zu betrachten.

Immer wieder muss unter Einbeziehung aller Beteiligten Ursachenforschung betrieben werden, um Wege aufzuzeigen, wie Anlieferqualität und Fertigungsprozesse verbessert werden können, was letztendlich die Grundlage für zuverlässige Elektronik darstellt. Diese Optimierung kann auf Wunsch auch gemeinsam mit dem Kunden vor Ort auf seine individuelle Fertigungsumgebung übertragen werden. Gemeinsames Ziel aller an der Fertigung Beteiligten sollte die Herstellung qualitativ hochwertiger und zuverlässiger Elektronik sein.

Präparationsartefakt: Ausbruch im Si-Chip
Präparationsartefakt: Ausbruch im Si-Chip (Bild: Fraunhofer ISIT)

Der Autor

Helge Schimanski
(Bild: Copyright 2020 Eric Shambroom Photography)

Helge Schimanski, Fraunhofer ISIT

Kostenlose Registrierung

Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.
*

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?

Unternehmen

Fraunhofer-Institut für Siliziumtechnologie ISIT

Fraunhoferstraße 1
25524 Itzehoe
Germany